CN216356664U - 一种延时电平转换电路及电子设备 - Google Patents

Abstract

本实用新型公开了一种延时电平转换电路及电子设备，延时电平转换电路包括依序连接的第一电平转换单元、延时IC单元、第二电平转换单元、与门单元和第三电平转换单元，其中，第一电平转换单元还与与门单元连接且第一电平转换单元用于接收关机信号，并由第三电平转换单元输出硬件重置信号；另外，所述第一电平转换单元、第二电平转换单元、与门单元和第三电平转换单元均连接有供电电源；本方案电路所实现的功能是关机信号从高变低一次，硬件重置信号实现从高电平变成低电平后延时一段时间再次变高电平功能，即实现延时电平转换功能，其能够使得计算机在强制按压关机键关机状态下，计算机硬件系统能恢复到初始关机状态，保证下次能正常开机。

Description

一种延时电平转换电路及电子设备

技术领域

本实用新型涉及电子设备控制电路技术领域，尤其涉及一种延时电平转换电路及电子设备。

背景技术

目前计算机系统在使用过程中因为系统故障导致的不能正常关机问题，通常需采用长时间按压开关机键超过4秒时间强制关机，而由于长时间按压开关机键关机为非正常关机，因此，软件系统不能保证按照系统下电时序正常下电并将系统重置到正常的关机状态，而由于系统不能保证处在正常的关机状态，所以，在实际操作过程中，计算机在非正常关机后，会出现偶发性按压开关机键不能正常开机的问题；而此时需要开机则需要完全移除外部电源并重新插电才能正常开机(如图1所示)；因此，基于计算机或其他电子设备的非正常关机问题而设计出一套避免或降低电子设备无法正常开机问题的控制系统方案是具有积极现实意义的。

发明内容

有鉴于此，本实用新型的目的在于提出一种实施可靠、操作便利且效果稳定的延时电平转换电路及电子设备。

为了实现上述的技术目的，本实用新型所采用的技术方案为：

一种延时电平转换电路，其包括：

第一电平转换单元，用于接收第一信号且生成第二信号；

延时IC单元，与第一电平转换单元连接，且用于接收第二信号并生成第三信号；

第二电平转换单元，与延时IC单元连接，且用于接收第三信号并生成第四信号；

与门单元，分别与第一电平转换单元和第二电平转换单元连接，且用于接收第二信号和第四信号并生成第五信号；

第三电平转换单元，与与门单元连接，且用于接收第五信号并生成第六信号和输出；

其中，所述第一信号为关机信号，所述第六信号为硬件重置信号；

另外，所述第一电平转换单元、第二电平转换单元、与门单元和第三电平转换单元均连接有供电电源。

作为一种可能的实施方式，进一步，所述第一电平转换单元包括三极管Q1，三极管Q1的基极B用于接收第一信号，三极管Q1的集电极C分别与延时IC单元、与门单元和供电电源V5S连接，三极管Q1的发射极E接地。

作为一种较优的实施选择，优选的，所述三极管Q1的基极B还连接有电阻R2。

作为一种较优的实施选择，优选的，所述延时IC单元包括芯片U2、电阻R3和电阻R5，芯片U2的引脚3与三极管Q1的集电极C连接，芯片U2的引脚2分别与电阻R3和电阻R5的一端连接，芯片U2的引脚1和电阻R5的另一端均接地，电阻R3的另一端与第二电平转换单元连接。

作为一种较优的实施选择，优选的，所述第二电平转换单元包括NMOS管Q2和电阻R4，NMOS管Q2的栅极G与延时IC单元的电阻R3的另一端连接，NMOS管Q2的漏极D分别与电阻R4的一端和与门单元连接，电阻R4的另一端与供电电源V5S连接，NMOS管Q2的源极S接地。

作为一种较优的实施选择，优选的，所述与门单元包括芯片U1，芯片U1的引脚1与第一电平转换单元的三极管Q1的集电极C连接，芯片U1的引脚2与NMOS管Q2的漏极D连接，芯片U1的引脚3接地，芯片U1的引脚5分别与供电电源V5S和电容C1的一端连接，电容C1的另一端接地，芯片U1的引脚4与第三电平转化单元连接。

作为一种较优的实施选择，优选的，所述第三电平转换单元包括NMOS管Q3、电阻R6、电阻R7和电容C2，NMOS管Q3的栅极G与芯片U1的引脚4连接，NMOS管Q3的源极S接地，NMOS管Q3的漏极D分别与电阻R6、电阻R7和电容C2的一端连接，电阻R6的另一端与供电电源V5S连接，电阻R7和电容C2的另一端接地，其中，NMOS管Q3的漏极D还用于输出第六信号。

作为一种较优的实施选择，优选的，所述三极管Q1的型号为3904三极管；NMOS管Q2、NMOS管Q3的型号均为7002NMOS管；芯片U1的型号为74AHC1G08与门芯片；芯片U2的型号为IMP809延时IC芯片。

基于上述的电路方案，本实用新型还提供一种电子设备，其包括上述所述的延时电平转换电路，其中，所述供电电源为电子设备的系统主电源。

作为一种较优的实施选择，优选的，所述电子设备为计算机。

采用上述的技术方案，本实用新型与现有技术相比，其具有的有益效果为：本方案巧妙性通过第一电平转换单元、延时IC单元、第二电平转换单元、与门单元和第三电平转换单元的连接配合，由第一电平转换单元接收关机信号，然后经延时IC单元、第二电平转换单元、与门单元和第三电平转换单元的信号变换，最终由第三电平转换单元输出硬件重置信号；使得电路在关机信号从高变低一次，硬件重置信号实现从高电平变成低电平后延时一段时间再次变高电平功能，即实现延时电平转换功能，其能够使得计算机在强制按压关机键关机状态下，计算机硬件系统能恢复到初始关机状态，保证下次能正常开机；通过该方案，可以令计算机在死机强制关机后，不需要进行移除电源的操作即可开机。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术计算机非正常关机时的简要处理流程示意图；

图2是本实用新型方案的简要技术原理流程示意图；

图3是本实用新型电路的简要连接原理示意图；

图4是本实用新型电路在接收第一信号后，将其转换成第六信号输出的简要示意图；

图5是本实用新型电路的简要电路连接结构示意图；

图6是本实用新型电路在接收第一信号后，经各单元接收和输出信号的波形示意图。

具体实施方式

下面结合附图和实施例，对本实用新型作进一步的详细描述。特别指出的是，以下实施例仅用于说明本实用新型，但不对本实用新型的范围进行限定。同样的，以下实施例仅为本实用新型的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

如图2至图6之一所示，本实用新型一种延时电平转换电路，其用于计算机中，且用于计算机在关机时，对硬件进行重置，所述电路包括：

第一电平转换单元，用于接收第一信号且生成第二信号；

延时IC单元，与第一电平转换单元连接，且用于接收第二信号并生成第三信号；

第二电平转换单元，与延时IC单元连接，且用于接收第三信号并生成第四信号；

与门单元，分别与第一电平转换单元和第二电平转换单元连接，且用于接收第二信号和第四信号并生成第五信号；

第三电平转换单元，与与门单元连接，且用于接收第五信号并生成第六信号和输出；

其中，所述第一信号为关机信号，所述第六信号为硬件重置信号；

另外，所述第一电平转换单元、第二电平转换单元、与门单元和第三电平转换单元均连接有供电电源。

本方案所要实现的功能是在关机信号从高变低一次，硬件重置信号实现从高电平变成低电平后延时一段时间再次变高电平功能，即实现延时电平转换功能。其实现如图4所示时序功能。

在图3所示基础上，重点结合图5所示，本方案电路具体由3颗电平转换器件、1颗延时IC、1颗与门芯片、7颗电阻和2颗电容组成；本方案中，所述第一电平转换单元包括三极管Q1，三极管Q1的基极B用于接收第一信号，三极管Q1的集电极C分别与延时IC单元、与门单元和供电电源V5S连接，三极管Q1的发射极E接地；作为一种较优的实施选择，优选的，所述三极管Q1的基极B还连接有电阻R2。

本方案中，所述延时IC单元包括芯片U2、电阻R3和电阻R5，芯片U2的引脚3与三极管Q1的集电极C连接，芯片U2的引脚2分别与电阻R3和电阻R5的一端连接，芯片U2的引脚1和电阻R5的另一端均接地，电阻R3的另一端与第二电平转换单元连接；优选的，所述第二电平转换单元包括NMOS管Q2和电阻R4，NMOS管Q2的栅极G与延时IC单元的电阻R3的另一端连接，NMOS管Q2的漏极D分别与电阻R4的一端和与门单元连接，电阻R4的另一端与供电电源V5S连接，NMOS管Q2的源极S接地；所述与门单元包括芯片U1，芯片U1的引脚1与第一电平转换单元的三极管Q1的集电极C连接，芯片U1的引脚2与NMOS管Q2的漏极D连接，芯片U1的引脚3接地，芯片U1的引脚5分别与供电电源V5S和电容C1的一端连接，电容C1的另一端接地，芯片U1的引脚4与第三电平转化单元连接；所述第三电平转换单元包括NMOS管Q3、电阻R6、电阻R7和电容C2，NMOS管Q3的栅极G与芯片U1的引脚4连接，NMOS管Q3的源极S接地，NMOS管Q3的漏极D分别与电阻R6、电阻R7和电容C2的一端连接，电阻R6的另一端与供电电源V5S连接，电阻R7和电容C2的另一端接地，其中，NMOS管Q3的漏极D还用于输出第六信号。

本方案，作为一种较优的实施选择，优选的，所述三极管Q1的型号为3904三极管；NMOS管Q2、NMOS管Q3的型号均为7002NMOS管；芯片U1的型号为74AHC1G08与门芯片；芯片U2的型号为IMP809延时IC芯片。

通过上述的具体电路，本方案实现图6所示的延时电平转换功能时序图。

其中，各器件具体实现功能如下：

一、三极管Q1实现将关机信号(第一信号)从低电平转换成高电平，产生第二信号，第二信号分成2路信号，1路直接输入到与门芯片U1的引脚1，第2路输入到延时IC芯片U2。

二、芯片U2的功能是实现信号的延时输出，当有高电平输入到芯片U2时，芯片U2会延时一段时间后输出高电平，延时时间由电阻R5调节。当有低电平输入到芯片U2时，不会产生延时。

三、NMOS管Q2的功能实现第三信号的高电平转换成第四信号的低电平。

四、芯片U1的功能是与门，实现的功能是当第二信号和第四信号都为高电平时，芯片U1输出的第五信号变成高电平，其他输入状态都会输出低电平。

五、NMOS管Q3的功能是实现将第五信号的电平转换成第六信号(即硬件重置信号)所需信号。

本方案延时电平转换线路实现原理，初始状态下，第一信号(关机信号)高电平，第二信号低电平，第四信号高电平，当第一信号由高变低时，第二信号会立即由低变高，但是第四信号由于延时IC单元的作用，还保持在高电平状态，第二信号高电平与第四信号高电平通过与门功能，立即将第五信号低电平转换成高电平；此时，第六信号(硬件重置信号)由于Q3电平转换功能立即由高变低，此步实现第六信号跟随第一信号变化。

由于延时IC单元芯片U2的作用，当第一信号由高变低时，第二信号会立即变成高电平，但是第三信号不会立即变成高电平，会延时一段时间后变成高电平，延时时间由电阻R5调节。当延时时间完成，第三信号会由低电平变成高电平，此时由电平转换器件Q2(即，NMOS管Q2)将第三信号的高电平转换成第四信号的低电平，第四信号的低电平与第二信号的高电平通过与门单元的芯片U1转换成第五信号的低电平，第五信号低电平通过电平转换器件Q3(即，NMOS管Q3)转换成第六信号的高电平。

本方案通过以上2个过程，实现第一信号(关机信号)1次变化，第六信号(硬件重置信号)2次变化的功能，第一次第六信号跟随第一信号变化，延时一段时间后，第六信号实现与第一信号电平转换的变化，即实现延时电平转换功能。

以上所述仅为本实用新型的部分实施例，并非因此限制本实用新型的保护范围，凡是利用本实用新型说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (10)

1.一种延时电平转换电路，其特征在于，其包括：

第一电平转换单元，用于接收第一信号且生成第二信号；

延时IC单元，与第一电平转换单元连接，且用于接收第二信号并生成第三信号；

第二电平转换单元，与延时IC单元连接，且用于接收第三信号并生成第四信号；

与门单元，分别与第一电平转换单元和第二电平转换单元连接，且用于接收第二信号和第四信号并生成第五信号；

第三电平转换单元，与与门单元连接，且用于接收第五信号并生成第六信号和输出；

其中，所述第一信号为关机信号，所述第六信号为硬件重置信号；

另外，所述第一电平转换单元、第二电平转换单元、与门单元和第三电平转换单元均连接有供电电源。

2.如权利要求1所述的延时电平转换电路，其特征在于，所述第一电平转换单元包括三极管Q1，三极管Q1的基极B用于接收第一信号，三极管Q1的集电极C分别与延时IC单元、与门单元和供电电源V5S连接，三极管Q1的发射极E接地。

3.如权利要求2所述的延时电平转换电路，其特征在于，所述三极管Q1的基极B还连接有电阻R2。

4.如权利要求1或2所述的延时电平转换电路，其特征在于，所述延时IC单元包括芯片U2、电阻R3和电阻R5，芯片U2的引脚3与三极管Q1的集电极C连接，芯片U2的引脚2分别与电阻R3和电阻R5的一端连接，芯片U2的引脚1和电阻R5的另一端均接地，电阻R3的另一端与第二电平转换单元连接。

5.如权利要求4所述的延时电平转换电路，其特征在于，所述第二电平转换单元包括NMOS管Q2和电阻R4，NMOS管Q2的栅极G与延时IC单元的电阻R3的另一端连接，NMOS管Q2的漏极D分别与电阻R4的一端和与门单元连接，电阻R4的另一端与供电电源V5S连接，NMOS管Q2的源极S接地。

6.如权利要求5所述的延时电平转换电路，其特征在于，所述与门单元包括芯片U1，芯片U1的引脚1与第一电平转换单元的三极管Q1的集电极C连接，芯片U1的引脚2与NMOS管Q2的漏极D连接，芯片U1的引脚3接地，芯片U1的引脚5分别与供电电源V5S和电容C1的一端连接，电容C1的另一端接地，芯片U1的引脚4与第三电平转化单元连接。

7.如权利要求6所述的延时电平转换电路，其特征在于，所述第三电平转换单元包括NMOS管Q3、电阻R6、电阻R7和电容C2，NMOS管Q3的栅极G与芯片U1的引脚4连接，NMOS管Q3的源极S接地，NMOS管Q3的漏极D分别与电阻R6、电阻R7和电容C2的一端连接，电阻R6的另一端与供电电源V5S连接，电阻R7和电容C2的另一端接地，其中，NMOS管Q3的漏极D还用于输出第六信号。

8.如权利要求7所述的延时电平转换电路，其特征在于，所述三极管Q1的型号为3904三极管；NMOS管Q2、NMOS管Q3的型号均为7002NMOS管；芯片U1的型号为74AHC1G08与门芯片；芯片U2的型号为IMP809延时IC芯片。

9.一种电子设备，其特征在于，其包括权利要求1至8之一所述的延时电平转换电路，其中，所述供电电源为电子设备的系统主电源。

10.如权利要求9所述的电子设备，其特征在于，所述电子设备为计算机。

Images