CN216290862U - 半导体电路 - Google Patents

Abstract

本实用新型公开一种半导体电路，该半导体电路包括基板以及设置在所述基板上的至少一个高频驱动模块和至少一个低频驱动模块，所述高频驱动模块包括第一驱动芯片和与所述第一驱动芯片电连接的第一三相电路；所述低频驱动模块包括第二驱动芯片和与所述第二驱动芯片电连接的第二三相电路。本实用新型提供的半导体电路模块通过将至少一个高频驱动模块和至少一个低频驱动模块集成在一起，从而在实现同时驱动不同设备的情况下，减小模块化智能功率系统的体积以及制造降低成本。

Description

半导体电路

技术领域

本实用新型涉及半导体电路技术领域，具体涉及一种半导体电路。

背景技术

半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品，集成了智能控制IC和用于功率输出的IGBT、MOSFET、FRD等大功率器件及一些阻容元件，这些元器件通过锡基焊料焊接在铝基板上。

现有的半导体电路大多数是单个三相驱动，对于需要多个三相驱动的设备时需要用到多个半导体电路，以分别驱动对应的设备。但是，这种驱动方式的成本相对昂贵，而且开关频率及载流能力都是固定，限制了高低频的应用场景。

实用新型内容

本实用新型的主要目的在于提供一种半导体电路，以解决现有半导体电路只能驱动一个设备的技术问题。

为实现上述目的，本实用新型提出的半导体电路包括基板以及设置在所述基板上的至少一个高频驱动模块和至少一个低频驱动模块，所述高频驱动模块包括第一驱动芯片和与所述第一驱动芯片电连接的第一三相电路；所述低频驱动模块包括第二驱动芯片和与所述第二驱动芯片电连接的第二三相电路。

优选地，所述第一驱动芯片包括第一故障检测单元、第一电源检测单元、第一U相控制单元、第一V相控制单元、第一W相控制单元、第一U相MOS 管、第一V相MOS管和第一W相MOS管，所述第一故障检测单元分别与所述第一U相控制单元、第一V相控制单元、第一W相控制单元和第一电源检测单元电连接，所述第一电源检测单元分别与所述第一U相控制单元、第一V相控制单元和第一W相控制单元电连接，所述第一U相控制单元与所述第一U相MOS管电连接，所述第一V相控制单元与所述第一V相MOS管电连接，所述第一W相控制单元与所述第一W相MOS管电连接。

优选地，所述第一U相控制单元包括第一斯密特触发器、第二斯密特触发器、第一滤波元件、第二滤波元件、第一脉冲处理元件、第一脉冲延时元件、第一高低电平检测元件、第二高低电平检测元件和第一自举元件，所述第一斯密特触发器通过所述第一滤波元件与所述第一脉冲处理元件电连接，所述第二斯密特触发器通过所述第二滤波元件与所述第一脉冲处理元件电连接，所述第二斯密特触发器还与所述第一斯密特触发器电连接，所述第一脉冲处理元件通过所述第一脉冲延时元件分别与所述第一高低电平检测元件和第二高低电平检测元件电连接，所述第一自举元件还与所述第一高低电平检测元件电连接；

所述第一V相控制单元和第一W相控制单元与所述第一U相控制单元结构一致。

优选地，所述第二驱动芯片包括第二故障检测单元、第二电源检测单元、第二U相控制单元、第二V相控制单元、第二W相控制单元、第二U相MOS 管、第二V相MOS管和第二W相MOS管，所述第二故障检测单元分别与所述第二U相控制单元、第二V相控制单元、第二W相控制单元和第二电源检测单元电连接，所述第二电源检测单元分别与所述第二U相控制单元、第二V相控制单元和第二W相控制单元电连接，所述第二U相控制单元与所述第二U相MOS管电连接，所述第二V相控制单元与所述第二V相MOS管电连接，所述第二W相控制单元与所述第二W相MOS管电连接。

优选地，所述第二U相控制单元包括第三斯密特触发器、第四斯密特触发器、第三滤波元件、第四滤波元件、第二脉冲处理元件、第二脉冲延时元件、第三高低电平检测元件、第四高低电平检测元件和第二自举元件，所述第三斯密特触发器通过所述第三滤波元件与所述第二脉冲处理元件电连接，所述第四斯密特触发器通过所述第四滤波元件与所述第二脉冲处理元件电连接，所述第四斯密特触发器还与所述第三斯密特触发器电连接，所述第二脉冲处理元件通过所述第二脉冲延时元件分别与所述第三高低电平检测元件和第四高低电平检测元件电连接，所述第二自举元件还与所述第三高低电平检测元件电连接；

所述第二V相控制单元和第二W相控制单元与所述第二U相控制单元结构一致。

优选地，所述第一三相电路包括与所述第一驱动芯片电连接的第一U相单元、第一V相单元、第一W相单元、第一电容、第二电容和第三电容，所述第一电容还与所述第一U相单元电连接，所述第二电容还与所述第一V相单元电连接，所述第三电容还与所述第一W相单元电连接。

优选地，所述第一U相单元包括第一三极晶体管、第一驱动电阻、第二三极晶体管和第二驱动电阻，所述第一三极晶体管的栅极通过所述第一驱动电阻与所述第一驱动芯片电连接，所述第一三极晶体管的源极与所述第二三极晶体管的漏极电连接并还与所述第一驱动芯片电连接，所述第二三极晶体管的栅极通过所述第二驱动电阻与所述第一驱动芯片电连接，所述第一电容的一端与所述第一三极晶体管的源极电连接；所述第一V相单元包括第三三极晶体管、第三驱动电阻、第四三极晶体管和第四驱动电阻，所述第三三极晶体管的栅极通过所述第三驱动电阻与第三驱动芯片电连接，所述第三三极晶体管的源极与所述第四三极晶体管的漏极电连接并还与所述第三驱动芯片电连接，所述第四三极晶体管的栅极通过所述第四驱动电阻与所述第三驱动芯片电连接，所述第二电容的一端与所述第三三极晶体管的源极电连接；所述第一W相单元包括第五三极晶体管、第五驱动电阻、第六三极晶体管和第六驱动电阻，所述第五三极晶体管的栅极通过所述第五驱动电阻与第五驱动芯片电连接，所述第五三极晶体管的源极与所述第六三极晶体管的漏极电连接并还与所述第五驱动芯片电连接，所述第六三极晶体管的栅极通过所述第六驱动电阻与所述第五驱动芯片电连接，所述第三电容的一端与所述第五三极晶体管的源极电连接。

优选地，所述第二三相电路包括与所述第二驱动芯片电连接的第二U相单元、第二V相单元、第二W相单元、第四电容、第五电容和第六电容，所述第四电容还与所述第二U相单元电连接，所述第五电容还与所述第二V相单元电连接，所述第六电容还与所述第二W相单元电连接。

优选地，所述基板上设有与所述第一驱动芯片电连接的第一供电引脚、第一PWM波输入引脚和第一故障检测引脚以及与所述第一三相电路电连接的第一母线引脚和第一自举引脚。

优选地，所述基板上还设有与所述第二驱动芯片电连接的第二供电引脚、第二PWM波输入引脚和第二故障检测引脚以及与所述第二三相电路电连接的第二母线引脚和第二自举引脚。

本实用新型实施例提供的半导体电路，通过将至少一个高频驱动模块和至少一个低频驱动模块集成在一起，从而在实现同时驱动不同设备的情况下，减小模块化智能功率系统的体积以及制造降低成本。

附图说明

图1为本实用新型中半导体电路一实施例的模块示意图；

图2为图1中所示半导体电路的电路结构示意图；

图3为图2中所示第一驱动芯片的电路结构示意图；

图4为图3中所示第一U相控制单元的电路结构示意图；

图5为图2中所示第二驱动芯片的电路结构示意图；

图6为图5中所示第二U相控制单元的电路结构示意图；

图7图1中所示高频驱动模块的电路结构示意图；

图8图1中所示低频驱动模块的电路结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

还需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上时，它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件，它可以是直接连接另一个元件或者可能同时存在居中元件。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称，如模块化智能功率系统(Modμlar Intelligent Power System，MIPS)、智能功率模块 (Intelligent Power Modμle，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。在本实用新型的以下实施例中，统一称为模块化智能功率系统(MIPS)。

本实用新型提出一种模块化智能功率系统，如图1和图2所示，该模块化智能功率系统包括基板100以及设置在基板100上的至少一个高频驱动模块200和至少一个低频驱动模块300，高频驱动模块200包括第一驱动芯片210 和与第一驱动芯片210电连接的第一三相电路220；低频驱动模块300包括第二驱动芯片310和与第二驱动芯片310电连接的第二三相电路320。

其中，高频驱动模块200和低频驱动模块300的数量可根据实际情况情况进行设置，如高频驱动模块200和低频驱动模块300均为一个，且高频驱动模块200和低频驱动模块300的电路结构完全相同，不同点仅在于第一三相电路220和第二三相电路320中电子元件的工作频率不同，即第一三相电路220和第二三相电路320中电子元件的选型存在差异，从而使得第一三相电路220可在较高频率下工作，第二三相电路320可在较低频率下工作，如第一三相电路220可在20KHZ以上工作，第二三相电路320可在20KHZ以下工作，第一驱动芯片210和第二驱动芯片310参照现有形式进行布置即可。本实施例中，通过将至少一个高频驱动模块200和至少一个低频驱动模块300 集成在一起，从而在实现同时驱动不同设备的情况下，减小模块化智能功率系统的体积以及制造降低成本。

在一较佳实施例中，如图3所示，优选第一驱动芯片210包括第一故障检测单元M1、第一电源检测单元M2、第一U相控制单元M3、第一V相控制单元M4、第一W相控制单元M5、第一U相MOS管Q1、第一V相MOS 管Q2和第一W相MOS管Q3，第一故障检测单元M1分别与第一U相控制单元M3、第一V相控制单元M4、第一W相控制单元M5和第一电源检测单元M2电连接，第一电源检测单元M2分别与第一U相控制单元M3、第一V 相控制单元M4和第一W相控制单元M5电连接，第一U相控制单元M3与第一U相MOS管Q1电连接，第一V相控制单元M4与第一V相MOS管Q2电连接，第一W相控制单元M5与第一W相MOS管Q3电连接。本实施例中，通过第一U相MOS管Q1、第一V相MOS管Q2和第一W相MOS管Q3 共同组成自举电路，从而便于将电压升高。

在一较佳实施例中，如图3和图4所示，优选第一U相控制单元M3、第一V相控制单元M4和第一W相控制单元M5结构一致，现以第一U相控制单元M3作具体说明，即第一U相控制单元M3第一U相控制单元M3包括第一斯密特触发器D1、第二斯密特触发器D2、第一滤波元件B1、第二滤波元件B2、第一脉冲处理元件Y1、第一脉冲延时元件A1、第一高低电平检测元件S1、第二高低电平检测元件S2和第一自举元件H1，第一斯密特触发器D1 通过第一滤波元件B1与第一脉冲处理元件Y1电连接，第二斯密特触发器D2 通过第二滤波元件B2与第一脉冲处理元件Y1电连接，第二斯密特触发器D2 还与第一斯密特触发器D1电连接，第一脉冲处理元件Y1通过第一脉冲延时元件A1分别与第一高低电平检测元件S1和第二高低电平检测元件S2电连接，第一自举元件H1还与第一高低电平检测元件S1电连接。此时，优选第一驱动芯片210上具有二十二个引脚，具体包括第一VDD引脚、第一HIN1引脚、第一HIN2引脚、第一HIN3引脚、第一LIN1引脚、第一LIN2引脚、第一LIN3 引脚、第一FAULT引脚、第一ITRIP引脚、第一VSS引脚、第一VB1引脚、第一HO1脚、第一VS1引脚、第一VB2引脚、第一HO2引脚、第一VS2引脚、第一VB3引脚、第一HO3引脚、第一VS3引脚、第一LO1引脚、第一 LO2引脚和第一LO3引脚，其中第一VDD引脚和第一VSS引脚用于输入15V 左右供电电压，第一HIN1引脚、第一HIN2引脚、第一HIN3引脚、第一LIN1 引脚、第一LIN2引脚和第一LIN3引脚用于输入PWM波，第一FAULT引脚用于故障输出，第一ITRIP引脚用于过流检测，第一HO1脚、第一VS1引脚、第一HO2引脚、第一VS2引脚、、第一HO3引脚、第一VS3引脚、第一LO1引脚、第一LO2引脚和第一LO3引脚均与第一三相电路220电连接。第一斯密特触发器D1还与第一HIN1引脚电连接，第二斯密特触发器D2还与第一LIN1引脚电连接，第一滤波、第一高低电平检测元件S1和第一自举元件H1还与第一VDD引脚电连接，第二斯密特触发器D2和第二滤波元件B2 还与第一VSS引脚电连接，第一自举元件H1还通过上述第一U相MOS管Q1 与第一VB1引脚电连接，第一自举元件H1还与第一VS1引脚电连接，第一高低电平检测元件S1还与第一HO1引脚电连接，第二高低电平检测元件S2 还与第一LO1引脚电连接。至于第一V相控制单元M4和第一W相控制单元M5中部件的连接关系参照上述进行即可，即上述引脚的后缀为1表示U相，后缀为2表示V相，后缀为3表示W相。

在一较佳实施例中，如图5所示，优选第二驱动芯片310包括第二故障检测单元M6、第二电源检测单元M7、第二U相控制单元M8、第二V相控制单元M9、第二W相控制单元M10、第二U相MOS管Q4、第二V相MOS 管Q5和第二W相MOS管Q6，第二故障检测单元M6分别与第二U相控制单元M8、第二V相控制单元M9、第二W相控制单元M10和第二电源检测单元M7电连接，第二电源检测单元M7分别与第二U相控制单元M8、第二 V相控制单元M9和第二W相控制单元M10电连接，第二U相控制单元M8 与第二U相MOS管Q4电连接，第二V相控制单元M9与第二V相MOS管 Q5电连接，第二W相控制单元M10与第二W相MOS管Q6电连接。本实施例中，通过第二U相MOS管Q4、第二V相MOS管Q5和第二W相MOS 管Q6共同组成自举电路，从而便于将电压升高。

在一较佳实施例中，如图5和图6所示，优选第二U相控制单元M8、第二V相控制单元M9和第二W相控制单元M10结构一致，现以第二U相控制单元M8作具体说明，第二U相控制单元M8包括第三斯密特触发器D3、第四斯密特触发器D4、第三滤波元件B3、第四滤波元件B4、第二脉冲处理元件Y2、第二脉冲延时元件A2、第三高低电平检测元件S3、第四高低电平检测元件S4和第二自举元件H2，第三斯密特触发器D3通过第三滤波元件B3 与第二脉冲处理元件Y2电连接，第四斯密特触发器D4通过第四滤波元件B4 与第二脉冲处理元件Y2电连接，第四斯密特触发器D4还与第三斯密特触发器D3电连接，第二脉冲处理元件Y2通过第二脉冲延时元件A2分别与第三高低电平检测元件S3和第四高低电平检测元件S4电连接，第二自举元件H2 还与第三高低电平检测元件S3电连接。此时，优选第一驱动芯片210上具有二十二个引脚，具体包括第二VDD引脚、第二HIN1引脚、第二HIN2引脚、第二HIN3引脚、第二LIN1引脚、第二LIN2引脚、第二LIN3引脚、第二FAULT 引脚、第二ITRIP引脚、第二VSS引脚、第二VB1引脚、第二HO1脚、第二VS1引脚、第二VB2引脚、第二HO2引脚、第二VS2引脚、第二VB3引脚、第二HO3引脚、第二VS3引脚、第二LO1引脚、第二LO2引脚和第二LO3 引脚，其中第二VDD引脚和第二VSS引脚用于输入15V左右供电电压，第二HIN1引脚、第二HIN2引脚、第二HIN3引脚、第二LIN1引脚、第二LIN2 引脚和第二LIN3引脚用于输入PWM波，第二FAULT引脚用于故障输出，第二ITRIP引脚用于过流检测，第二HO1脚、第二VS1引脚、第二HO2引脚、第二VS2引脚、、第二HO3引脚、第二VS3引脚、第二LO1引脚、第二 LO2引脚和第二LO3引脚均与第二三相电路320电连接。第三斯密特触发器 D3还与第二HIN1引脚电连接，第四斯密特触发器D4还与第二LIN1引脚电连接，第三滤波、第三高低电平检测元件S3和第二自举元件H2还与第二VDD 引脚电连接，第四斯密特触发器D4和第四滤波元件B4还与第二VSS引脚电连接，第二自举元件H2还通过上述第二U相MOS管Q4与第二VB1引脚电连接，第二自举元件H2还与第二VS1引脚电连接，第三高低电平检测元件S3 还与第二HO1引脚电连接，第四高低电平检测元件S4还与第二LO1引脚电连接。至于第二V相控制单元M9和第二W相控制单元M10中部件的连接关系参照上述进行即可，即上述引脚的后缀为1表示U相，后缀为2表示V 相，后缀为3表示W相。

在一较佳实施例中，如图7所示，优选第一三相电路220包括与第一驱动芯片210电连接的第一U相单元221、第一V相单元222、第一W相单元 223、第一电容C1、第二电容C2和第三电容C3，第一电容C1还与第一U相单元221电连接，第二电容C2还与第一V相单元222电连接，第三电容C3 还与第一W相单元223电连接。

在一较佳实施例中，如图7所示，第一U相单元221包括第一三极晶体管T1、第一驱动电阻R1、第二三极晶体管T2和第二驱动电阻R2，第一三极晶体管T1的栅极通过第一驱动电阻R1与第一驱动芯片210电连接，第一三极晶体管T1的源极与第二三极晶体管T2的漏极电连接并还与第一驱动芯片 210电连接，第二三极晶体管T2的栅极通过第二驱动电阻R2与第一驱动芯片210电连接，第一电容C1的一端与第一三极晶体管T1的源极电连接；第一V相单元222包括第三三极晶体管T3、第三驱动电阻R3、第四三极晶体管T4和第四驱动电阻R4，第三三极晶体管T3的栅极通过第三驱动电阻R3 与第三驱动芯片电连接，第三三极晶体管T3的源极与第四三极晶体管T4的漏极电连接并还与第三驱动芯片电连接，第四三极晶体管T4的栅极通过第四驱动电阻R4与第三驱动芯片电连接，第二电容C2的一端与第三三极晶体管T3 的源极电连接；第一W相单元223包括第五三极晶体管T5、第五驱动电阻 R5、第六三极晶体管T6和第六驱动电阻R6，第五三极晶体管T5的栅极通过第五驱动电阻R5与第五驱动芯片电连接，第五三极晶体管T5的源极与第六三极晶体管T6的漏极电连接并还与第五驱动芯片电连接，第六三极晶体管T6 的栅极通过第六驱动电阻R6与第五驱动芯片电连接，第三电容C3的一端与第五三极晶体管T5的源极电连接。

在一较佳实施例中，如图8所示，优选第二三相电路320包括与第二驱动芯片310电连接的第二U相单元321、第二V相单元322、第二W相单元 323、第四电容C4、第五电容C5和第六电容C6，第四电容C4还与第二U相单元321电连接，第五电容C5还与第二V相单元322电连接，第六电容C6 还与第二W相单元323电连接。

在一较佳实施例中，如图2所示，基板100上设有与第一驱动芯片210 电连接的第一供电引脚、第一PWM波输入引脚和第一故障检测引脚以及与第一三相电路220电连接的第一母线引脚和第一自举引脚。其中，第一供电引脚由上述第一VDD引脚和第一VSS引脚引出，第一PWM波输入引脚由上述第一HIN1引脚、第一HIN2引脚、第一HIN3引脚、第一LIN1引脚、第一LIN2 引脚和第一LIN3引脚引出，第一故障检测引脚由上述第一FAULT引脚和第一ITRIP引脚引出。

在一较佳实施例中，如图2所示，优选基板100上还设有与第二驱动芯片310电连接的第二供电引脚、第二PWM波输入引脚和第二故障检测引脚以及与第二三相电路320电连接的第二母线引脚和第二自举引脚。其中，第二供电引脚由上述第二VDD引脚和第二VSS引脚引出，第二PWM波输入引脚由上述第二HIN1引脚、第二HIN2引脚、第二HIN3引脚、第二LIN1引脚、第二LIN2引脚和第二LIN3引脚引出，第二故障检测引脚由上述第二FAULT 引脚和第二ITRIP引脚引出。

以上的仅为本实用新型的部分或优选实施例，无论是文字还是附图都不能因此限制本实用新型保护的范围，凡是在与本实用新型一个整体的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型保护的范围内。

Claims (10)

1.一种半导体电路，其特征在于，包括基板以及设置在所述基板上的至少一个高频驱动模块和至少一个低频驱动模块，所述高频驱动模块包括第一驱动芯片和与所述第一驱动芯片电连接的第一三相电路；所述低频驱动模块包括第二驱动芯片和与所述第二驱动芯片电连接的第二三相电路。

2.根据权利要求1所述的半导体电路，其特征在于，所述第一驱动芯片包括第一故障检测单元、第一电源检测单元、第一U相控制单元、第一V相控制单元、第一W相控制单元、第一U相MOS管、第一V相MOS管和第一W相MOS管，所述第一故障检测单元分别与所述第一U相控制单元、第一V相控制单元、第一W相控制单元和第一电源检测单元电连接，所述第一电源检测单元分别与所述第一U相控制单元、第一V相控制单元和第一W相控制单元电连接，所述第一U相控制单元与所述第一U相MOS管电连接，所述第一V相控制单元与所述第一V相MOS管电连接，所述第一W相控制单元与所述第一W相MOS管电连接。

3.根据权利要求2所述的半导体电路，其特征在于，所述第一U相控制单元包括第一斯密特触发器、第二斯密特触发器、第一滤波元件、第二滤波元件、第一脉冲处理元件、第一脉冲延时元件、第一高低电平检测元件、第二高低电平检测元件和第一自举元件，所述第一斯密特触发器通过所述第一滤波元件与所述第一脉冲处理元件电连接，所述第二斯密特触发器通过所述第二滤波元件与所述第一脉冲处理元件电连接，所述第二斯密特触发器还与所述第一斯密特触发器电连接，所述第一脉冲处理元件通过所述第一脉冲延时元件分别与所述第一高低电平检测元件和第二高低电平检测元件电连接，所述第一自举元件还与所述第一高低电平检测元件电连接；

所述第一V相控制单元和第一W相控制单元与所述第一U相控制单元结构一致。

4.根据权利要求1所述的半导体电路，其特征在于，所述第二驱动芯片包括第二故障检测单元、第二电源检测单元、第二U相控制单元、第二V相控制单元、第二W相控制单元、第二U相MOS管、第二V相MOS管和第二W相MOS管，所述第二故障检测单元分别与所述第二U相控制单元、第二V相控制单元、第二W相控制单元和第二电源检测单元电连接，所述第二电源检测单元分别与所述第二U相控制单元、第二V相控制单元和第二W相控制单元电连接，所述第二U相控制单元与所述第二U相MOS管电连接，所述第二V相控制单元与所述第二V相MOS管电连接，所述第二W相控制单元与所述第二W相MOS管电连接。

5.根据权利要求4所述的半导体电路，其特征在于，所述第二U相控制单元包括第三斯密特触发器、第四斯密特触发器、第三滤波元件、第四滤波元件、第二脉冲处理元件、第二脉冲延时元件、第三高低电平检测元件、第四高低电平检测元件和第二自举元件，所述第三斯密特触发器通过所述第三滤波元件与所述第二脉冲处理元件电连接，所述第四斯密特触发器通过所述第四滤波元件与所述第二脉冲处理元件电连接，所述第四斯密特触发器还与所述第三斯密特触发器电连接，所述第二脉冲处理元件通过所述第二脉冲延时元件分别与所述第三高低电平检测元件和第四高低电平检测元件电连接，所述第二自举元件还与所述第三高低电平检测元件电连接；

所述第二V相控制单元和第二W相控制单元与所述第二U相控制单元结构一致。

6.根据权利要求1所述的半导体电路，其特征在于，所述第一三相电路包括与所述第一驱动芯片电连接的第一U相单元、第一V相单元、第一W相单元、第一电容、第二电容和第三电容，所述第一电容还与所述第一U相单元电连接，所述第二电容还与所述第一V相单元电连接，所述第三电容还与所述第一W相单元电连接。

7.根据权利要求6所述的半导体电路，其特征在于，所述第一U相单元包括第一三极晶体管、第一驱动电阻、第二三极晶体管和第二驱动电阻，所述第一三极晶体管的栅极通过所述第一驱动电阻与所述第一驱动芯片电连接，所述第一三极晶体管的源极与所述第二三极晶体管的漏极电连接并还与所述第一驱动芯片电连接，所述第二三极晶体管的栅极通过所述第二驱动电阻与所述第一驱动芯片电连接，所述第一电容的一端与所述第一三极晶体管的源极电连接；所述第一V相单元包括第三三极晶体管、第三驱动电阻、第四三极晶体管和第四驱动电阻，所述第三三极晶体管的栅极通过所述第三驱动电阻与第三驱动芯片电连接，所述第三三极晶体管的源极与所述第四三极晶体管的漏极电连接并还与所述第三驱动芯片电连接，所述第四三极晶体管的栅极通过所述第四驱动电阻与所述第三驱动芯片电连接，所述第二电容的一端与所述第三三极晶体管的源极电连接；所述第一W相单元包括第五三极晶体管、第五驱动电阻、第六三极晶体管和第六驱动电阻，所述第五三极晶体管的栅极通过所述第五驱动电阻与第五驱动芯片电连接，所述第五三极晶体管的源极与所述第六三极晶体管的漏极电连接并还与所述第五驱动芯片电连接，所述第六三极晶体管的栅极通过所述第六驱动电阻与所述第五驱动芯片电连接，所述第三电容的一端与所述第五三极晶体管的源极电连接。

8.根据权利要求1所述的半导体电路，其特征在于，所述第二三相电路包括与所述第二驱动芯片电连接的第二U相单元、第二V相单元、第二W相单元、第四电容、第五电容和第六电容，所述第四电容还与所述第二U相单元电连接，所述第五电容还与所述第二V相单元电连接，所述第六电容还与所述第二W相单元电连接。

9.根据权利要求1所述的半导体电路，其特征在于，所述基板上设有与所述第一驱动芯片电连接的第一供电引脚、第一PWM波输入引脚和第一故障检测引脚以及与所述第一三相电路电连接的第一母线引脚和第一自举引脚。

10.根据权利要求1所述的半导体电路，其特征在于，所述基板上还设有与所述第二驱动芯片电连接的第二供电引脚、第二PWM波输入引脚和第二故障检测引脚以及与所述第二三相电路电连接的第二母线引脚和第二自举引脚。

Images