CN215988738U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN215988738U
CN215988738U CN202120736913.5U CN202120736913U CN215988738U CN 215988738 U CN215988738 U CN 215988738U CN 202120736913 U CN202120736913 U CN 202120736913U CN 215988738 U CN215988738 U CN 215988738U
Authority
CN
China
Prior art keywords
chip
connecting body
groove
package structure
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120736913.5U
Other languages
English (en)
Inventor
吴政谊
陈彦麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Liding Semiconductor Technology Shenzhen Co Ltd
Original Assignee
Liding Semiconductor Technology Shenzhen Co ltd
Qi Ding Technology Qinhuangdao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liding Semiconductor Technology Shenzhen Co ltd, Qi Ding Technology Qinhuangdao Co Ltd filed Critical Liding Semiconductor Technology Shenzhen Co ltd
Priority to CN202120736913.5U priority Critical patent/CN215988738U/zh
Application granted granted Critical
Publication of CN215988738U publication Critical patent/CN215988738U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提出一种芯片封装结构,包括芯片以及载板。所述芯片上设置有第一连接体。所述载板上设置有第二连接体,所述第二连接体的表面向内凹陷形成凹槽,部分所述第一连接体连接于所述凹槽中以使得所述芯片与所述载板电性连接。本申请提供的所述芯片封装结构具有较高的可靠性。

Description

芯片封装结构
技术领域
本申请涉及封装技术领域,尤其涉及一种芯片封装结构。
背景技术
芯片封装结构包括芯片以及载板。目前,在芯片封装结构的设计中,一般通过芯片上的球体焊材与载板上的平面焊材相互结合,以实现芯片与载板的电性连接。然而,由于球体焊材、载板以及芯片的膨胀系数不同,或者因为外力而导致球体焊材与平面焊材之间的结合失效,会降低芯片封装结构的可靠性。同时,由于球体与平面之间接触面积较小,导致芯片封装结构散热效率较低、导电性不好以及结合力不佳,从而降低芯片封装结构的可靠性。
实用新型内容
有鉴于此,本申请提供一种可靠性较高的芯片封装结构。
本申请提供一种芯片封装结构,包括芯片以及载板。所述芯片上设置有第一连接体。所述载板上设置有第二连接体,所述第二连接体的表面向内凹陷形成凹槽,部分所述第一连接体连接于所述凹槽中以使得所述芯片与所述载板电性连接。
在一些实施例中,所述芯片封装结构还包括封装层,所述封装层位于所述芯片与所述载板之间,且包覆所述第一连接体与所述第二连接体。
在一些实施例中,所述凹槽的形状为半球形、抛物状以及半椭圆形中的至少一种。
在一些实施例中,连接于所述凹槽中的所述第一连接体的表面与所述凹槽贴合。
在一些实施例中,所述第一连接体为焊球。
在一些实施例中,所述焊球为锡球。
在一些实施例中,所述第二连接体为焊锡凸块。
在一些实施例中,所述芯片为生物芯片、感光芯片以及电子芯片中的至少一种。
在一些实施例中,所述封装层的材质为环氧树脂、聚丙烯以及聚酰亚胺中的至少一种。
本申请中的所述第二连接体设有所述凹槽,部分所述第一连接体连接于所述凹槽中,增大了所述第一连接体与所述第二连接体之间的接触面积,从而增加了所述第一连接体与所述第二连接体之间的结合力,提高了所述芯片封装结构的可靠性。同时,由于所述第一连接体与所述第二连接体之间的接触面积增大,也增加了所述芯片封装结构的散热效率以及所述芯片与所述载板之间的导电性。另外,由于将所述第一连接体设置于所述凹槽中,降低了所述芯片封装结构的厚度,进而扩大了所述芯片封装结构的应用范围。
附图说明
图1是本申请较佳实施例提供的芯片封装结构的结构示意图。
主要元件符号说明
芯片封装结构 100
芯片 10
第一连接体 11
载板 20
第二连接体 21
凹槽 22
封装层 30
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效,以下结合附图及较佳实施方式,对本申请作出如下详细说明。
请参阅图1,本申请较佳实施例提供一种芯片封装结构100,所述芯片封装结构100包括芯片10、载板20以及封装层30。
在一些实施例中,所述芯片10为生物芯片、感光芯片以及电子芯片中的至少一种。在另一些实施例中,所述芯片10还可为其他类型的芯片。
所述芯片10上设置有第一连接体11,且所述第一连接体11与所述芯片10电性连接。在一些实施例中,所述第一连接体11可为焊球。具体地,所述焊球为锡球。
所述载板20的材质可为有机物,也可以为无机物。具体的可选为玻璃、聚甲基丙烯酸甲酯、聚酰亚胺、硅胶以及环氧树脂等。
所述载板20上设置有第二连接体21,且所述第二连接体21与所述载板20电性连接。所述第二连接体21的表面向内凹陷形成凹槽22,部分所述第一连接体11连接于所述凹槽22中以使得所述芯片10与所述载板20电性连接。其中,连接于所述凹槽22中的所述第一连接体11的表面与所述凹槽22贴合,从而增大了所述第一连接体11与所述第二连接体21之间的接触面积。
在一些实施例中,所述凹槽22的形状为半球形、抛物状以及半椭圆形中的至少一种。在另一些实施例中,所述凹槽22的形状也可为其他具有曲面的任意形状。在一些实施例中,所述第二连接体21可为焊锡凸块(solder bump)。
所述封装层30位于所述芯片10与所述载板20之间,且包覆所述第一连接体11与所述第二连接体21。
所述封装层30的材质可以选自环氧树脂(epoxy resin)、聚丙烯(polypropylene,PP)、BT树脂、聚苯醚(Polyphenylene Oxide,PPO)、聚酰亚胺(polyimide,PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate,PEN)等树脂中的一种。在本实施例中,所述封装层30的材质为环氧树脂。
本申请中的所述第二连接体21设有所述凹槽22,部分所述第一连接体11连接于所述凹槽22中,增大了所述第一连接体11与所述第二连接体21之间的接触面积,从而增加了所述第一连接体11与所述第二连接体21之间的结合力,提高了所述芯片10封装结构的可靠性。同时,由于所述第一连接体11与所述第二连接体21之间的接触面积增大,也增加了所述芯片10封装结构的散热效率以及所述芯片10与所述载板20之间的导电性。另外,由于将所述第一连接体11设置于所述凹槽22中,降低了所述芯片封装结构100的厚度,进而扩大了所述芯片封装结构100的应用范围。
以上说明仅仅是对本申请一种优化的具体实施方式,但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说,根据本申请的技术构思做出的其他变形和改变,都应该属于本申请的保护范围。

Claims (9)

1.一种芯片封装结构,其特征在于,包括:
芯片,所述芯片上设置有第一连接体;以及
载板,所述载板上设置有第二连接体,所述第二连接体的表面向内凹陷形成凹槽,部分所述第一连接体连接于所述凹槽中以使得所述芯片与所述载板电性连接。
2.如权利要求1所述的芯片封装结构,其特征在于,还包括:
封装层,所述封装层位于所述芯片与所述载板之间,且包覆所述第一连接体与所述第二连接体。
3.如权利要求1所述的芯片封装结构,其特征在于,所述凹槽的形状为半球形、抛物状以及半椭圆形中的至少一种。
4.如权利要求1所述的芯片封装结构,其特征在于,连接于所述凹槽中的所述第一连接体的表面与所述凹槽贴合。
5.如权利要求1所述的芯片封装结构,其特征在于,所述第一连接体为焊球。
6.如权利要求5所述的芯片封装结构,其特征在于,所述焊球为锡球。
7.如权利要求1所述的芯片封装结构,其特征在于,所述第二连接体为焊锡凸块。
8.如权利要求1所述的芯片封装结构,其特征在于,所述芯片为生物芯片、感光芯片以及电子芯片中的至少一种。
9.如权利要求2所述的芯片封装结构,其特征在于,所述封装层的材质为环氧树脂、聚丙烯或聚酰亚胺。
CN202120736913.5U 2021-04-12 2021-04-12 芯片封装结构 Active CN215988738U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120736913.5U CN215988738U (zh) 2021-04-12 2021-04-12 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120736913.5U CN215988738U (zh) 2021-04-12 2021-04-12 芯片封装结构

Publications (1)

Publication Number Publication Date
CN215988738U true CN215988738U (zh) 2022-03-08

Family

ID=80507007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120736913.5U Active CN215988738U (zh) 2021-04-12 2021-04-12 芯片封装结构

Country Status (1)

Country Link
CN (1) CN215988738U (zh)

Similar Documents

Publication Publication Date Title
US9633973B2 (en) Semiconductor package
US6774473B1 (en) Semiconductor chip module
US9553074B2 (en) Semiconductor package having cascaded chip stack
US8884421B2 (en) Multi-chip package and method of manufacturing the same
KR101583354B1 (ko) 반도체 소자 패키지의 형성방법
US9391009B2 (en) Semiconductor packages including heat exhaust part
US8698300B2 (en) Chip-stacked semiconductor package
US20040183173A1 (en) Semiconductor device
US20080023814A1 (en) Stacked ball grid array semiconductor package
US20140151863A1 (en) Semiconductor packages and methods of fabricating the same
US8558400B2 (en) Semiconductor packages and methods of fabricating the same
US8169066B2 (en) Semiconductor package
US20080009096A1 (en) Package-on-package and method of fabricating the same
US20140374901A1 (en) Semiconductor package and method of fabricating the same
US9087883B2 (en) Method and apparatus for stacked semiconductor chips
US20080023816A1 (en) Semiconductor package
CN215988738U (zh) 芯片封装结构
CN101118901B (zh) 堆叠式芯片封装结构及其制程
US8872317B2 (en) Stacked package
CN112614830A (zh) 一种封装模组及电子设备
US8519522B2 (en) Semiconductor package
CN105405825A (zh) 一种覆晶薄膜封装结构
US8441129B2 (en) Semiconductor device
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지
TWI297463B (en) Structure of integrated smart card and manufacturing method thereof

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220311

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Liding semiconductor technology (Shenzhen) Co., Ltd

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Liding semiconductor technology (Shenzhen) Co., Ltd

TR01 Transfer of patent right