CN215682250U - 单向迟滞比较器电路和电子装置 - Google Patents

Abstract

本申请公开了一种单向迟滞比较器电路和电子设备。单向迟滞比较器电路包括差分输入对管和作为差分输入对管的负载的电流镜。差分输入对管包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管。通过灵活改变第一输入管和/或第二输入管的负载，可以改变单向迟滞比较器电路的迟滞电压。

Description

单向迟滞比较器电路和电子装置

技术领域

本申请涉及电子技术领域，具体涉及一种比较器电路和电子设备。

背景技术

Flash(快闪存储器)工艺中晶体管的阈值电压相比逻辑工艺中晶体管的阈值电压高很多，因此对用于控制Flash操作的模拟电路提出了更高的要求。

如图1所示的传统比较器电路100。该电路包括差分输入级、电流镜级和输出级。其中，差分输入级包括第一输入管MN1和第二输入管MN2。电流镜级包括电流镜输入端MP1和电流镜输出端MP2。输出级包括PMOS晶体管MP3、NMOS晶体管MN4、反相器和输出端VOUT。该电路还包括基准电压级，所述基准电压级包括基准管MN3，分别与第一输入管MN1、第二输入管MN2相连。该比较器电路通过比较第一输入管MN1所接收到的第一电压VIN和第二输入管MN2所接收到的第二电压VIP，以输出相应电压。当第一输入管MN1和第二输入管MN2具有相同宽长比的情况下，第一电压VIN大于第二电压VIP，于是该比较器电路的输出电压发生翻转。而当第一输入管MN1的宽长比小于第二输入管MN2的宽长比的情况下，当第一输入电压VIN大于第二输入电压VIP和迟滞电压δ之和时，该比较器电路的输出电压才发生翻转。由于制作完成后，晶体管的宽长比不能改变，因此迟滞电压δ是固定的，无法进行灵活调节。因此，需要对现有技术问题提出解决方法。

实用新型内容

本申请实施例提供一种单向迟滞比较器电路和电子设备，其旨在通过灵活改变差分输入级负载，以相应地改变第一电压和第二电压之间的输出级，从而实现比较器电路的第一电压和第二电压之间的迟滞电压具有可调性。

根据本申请的一方面，本申请实施例提供一种单向迟滞比较器电路，其包括：差分输入级，包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管；作为所述差分输入级负载的电流镜级，所述电流镜级包括：第一电流镜输入管，第二电流镜输入管和电流镜输出管；以及输出级。在所述第一电压和所述第二电压的差值大于迟滞电压时，输出级输出第一电平，在所述第一电压和所述第二电压的差值小于所述迟滞电压时，输出级输出第二电平。所述第二电流镜输入管可选择地与所述第一电流镜输入管并联，以改变所述迟滞电压的大小。

可选地，所述电流镜级还包括与所述第二电流镜输入管串联的开关，所述开关导通时，所述第二电流镜输入管与所述第一电流镜输入管并联。

可选地，所述第一电流镜输入管和电流镜输出管的宽长比不同。

根据本申请的另一方面，本申请实施例提供一种单向迟滞比较器电路，其包括：差分输入级，包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管；作为所述差分输入级负载的电流镜级，所述电流镜级包括：电流镜输入管，第一电流镜输出管和第二电流镜输出管；以及输出级。在所述第一电压和所述第二电压的差值大于迟滞电压时，输出级输出第一电平，在所述第一电压和所述第二电压的差值小于所述迟滞电压时，输出级输出第二电平。所述第二电流镜输出管可选择地与所述第一电流镜输出管并联，以改变所述迟滞电压的大小。

可选地，所述电流镜级还包括与所述第二电流镜输出管串联的开关，所述开关导通时，所述第二电流镜输出管与所述第一电流镜输出管并联。

可选地，所述电流镜输入管和第一电流镜输出管的宽长比不同。

根据本申请的又一方面，本申请实施例提供一种单向迟滞比较器电路，其包括：差分输入级，包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管；作为所述差分输入级负载的电流镜级；以及输出级。在所述第一电压和所述第二电压的差值大于迟滞电压时，输出级输出第一电平，在所述第一电压和所述第二电压的差值小于所述迟滞电压时输出第二电平。所述电流镜级包括：电流镜输入管，电流镜输出管，迟滞电压调整管，第一开关，和第二开关。所述电流镜输入管，电流镜输出管和迟滞电压调整管的控制端连接在一起，所述第一开关设置在所述第一输入管和所述电流镜输入管的连接节点与所述迟滞电压调整管之间，所述第一开关导通，所述迟滞电压调整管和所述电流镜输入管并联。所述第二开关设置在所述第二输入管和所述电流镜输出管的连接节点与所述迟滞电压调整管之间，所述第二开关导通，所述迟滞电压调整管和所述电流镜输出管并联。

可选地，所述电流镜输入管和电流镜输出管的宽长比不同。

根据本申请的另一方面，本申请提供了一种电子设备，其包括本申请任一实施例所述的单向迟滞比较器电路。

可选地，所述电子设备为存储器。

本申请实施例提供一种迟滞电压可调整的单向迟滞比较器电路，通过灵活改变差分输入级负载(有源电流负载)，以相应地改变迟滞电压。本申请的电子设备亦即具有上述功能。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中的一种比较器电路的电路示意图。

图2为本申请所提供的一种单向迟滞比较器电路的一实施例的电路示意图。

图3为本申请所提供的一种单向迟滞比较器电路的另一实施例的电路示意图。

图4为本申请所提供的一种单向迟滞比较器电路的又一实施例的电路示意图。

图5为本申请的单向迟滞比较器电路的输出特性示意图。

图6为本申请所提供的一种电子设备的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

文中的术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

参阅图2，本申请一实施例提供一种单向迟滞比较器电路200，其包括：差分输入级11，作为所述差分输入级负载的电流镜级12，以及输出级13。差分输入级11包括用于接收第一电压VIN的第一输入管MN1和用于接收第二电压VIP的第二输入管MN2。

电流镜级12包括输入支路和多个输出支路。输入支路连接在电源端和节点N2之间，包括电流镜输入管MP1。电流镜输入管MP1设置为二极管连接方式。电流镜输入管MP1和第一输入管MN1串联，电流镜输入管MP1和第一输入管MN1串联的连接节点为节点N2。多个输出支路并联在电源端和节点N1之间。每个输出支路包括串联的电流镜输出管(电流镜镜像管)和开关：串联的电流镜输出管MP2和开关S2；串联的电流镜输出管MP4和开关S4；串联的电流镜输出管MP5和开关S5；串联的电流镜输出管MP6和开关S6。在本文中，电流镜输入管MP1的宽长比记做B1，电流镜输出管MP2的宽长比记做B2，电流镜输出管MP4的宽长比记做B4，电流镜输出管MP5的宽长比记做B5，电流镜输出管MP6的宽长比的宽长比记做B6。第一输入管MN1和第二输入管MN2例如具有相同的宽长比。

输出级13包括PMOS晶体管MP3，NMOS晶体管MN4，反相器131和输出端VOUT。PMOS晶体管MP3工作在饱和区，作为单管放大器使用。PMOS晶体管MP3和NMOS晶体管MN4串联在电源端和地之间。NMOS晶体管MN4的栅极连接偏置电压VBIAS。PMOS晶体管MP3的栅极连接节点N1。反相器131的输入端连接PMOS晶体管MP3和NMOS晶体管MN4间的连接节点。反相器131的输出端作为输出端OUT。比较器电路200还包括基准管MN3，用于为第一输入管MN1和第二输入管MN2提供偏置电流。基准管MN3的栅极连接偏置电压VBIAS。在第一电压VIN和第二电压VIP的差值大于迟滞电压时，输出级13输出第一电平(例如高电平)，在所述第一电压和所述第二电压的差值小于所述迟滞电压时，输出级13输出第二电平(例如低电平)。

第一输入管MN1的源极和第二输入管MN2的源极连接基准管MN3的漏极。第一输入管MN1的源极电压和第二输入管MN2的源极电压相同，第一输入管MN1的电流I1取决于第一电压VIN，第二输入管MN2的电流I2取决于第二电压VIP。根据开关S2，S4，S5和S6的导通断开状态，电流镜级12将第一输入管MN1的电流镜像到电流镜输出管MP2，MP4，MP5，MP6中的一个或多个。流入节点N1的电流等于这一个或多个镜像电流的总和。当流入节点N1的电流大于第二输入管MN2的电流I2时，节点N1为高电平，输出端VOUT为高电平。当流入节点N1的电流小于第二输入管MN2的电流I2时，节点N1为低电平，输出端VOUT为低电平。通过所述第二电流镜输出管(MP4、MP5、MP6)可选择地与所述第一电流镜输出管MP2并联，以改变迟滞电压的大小。

图2所示的比较器电路200包括4个输出支路，可以理解，输出支路的数量不限于此。输出支路的数量为至少两个，包括第一输出支路和第二输出支路。第一输出支路中的电流镜输出管称为第一电流镜输出管，第二输出支路中的电流镜输出管称为第二电流镜输出管。例如，电流镜输出管MP2为第一电流镜输出管，电流镜输出管MP4，MP5，MP6中的一个或多个为第二电流镜输出管。

在一些实施例中，电流镜输出管MP2的宽长比B2，电流镜输出管MP4的宽长比B4，电流镜输出管MP5的宽长比B5，以及电流镜输出管MP6的宽长比B6不同。例如，电流镜输入管MP1的宽长比B1为10/1，电流镜输出管MP2的宽长比B2为5/1，电流镜输出管MP4的宽长比B4为10/1，电流镜输出管MP5的宽长比B5为20/1，电流镜输出管MP6的宽长比B6为30/1。

使开关S2导通，开关S4，S5和S6断开，通过电流镜级12镜像到节点N1的电流为I1/2，因此当第一电压VIN能够使第一输入管MN1的电流I1为第二输入管MN2的电流I2的2倍时，节点N1变为高电平。即，当第一电压VIN＞第二电压VIP+迟滞电压δ1时，节点N1为高电平，当第一电压VIN＜第二电压VIP+迟滞电压δ1时，节点N1为低电平。因此实现了单向迟滞比较功能，迟滞电压δ1大于0。迟滞电压大于0时，单向迟滞比较器电路的输出特性曲线如图5中的曲线1。

使开关S5导通，开关S2，S4和S6断开，通过电流镜级12镜像到节点N1的电流为2*I1，因此当第一电压VIN能够使第一输入管MN1的电流I1为第二输入管MN2的电流I2的一半时，节点N1变为高电平。即，当第一电压VIN＞第二电压VIP+迟滞电压δ2时，节点N1为高电平，当第一电压VIN＜第二电压VIP+迟滞电压δ2时，节点N1为低电平。因此实现了单向迟滞比较功能，迟滞电压δ2小于0。迟滞电压小于0时，单向迟滞比较器电路的输出特性曲线如图5中的曲线2。

使开关S4和S5导通，S2和S6断开，通过电流镜级12镜像到节点N1的电流为3*I1，因此当第一电压VIN能够使第一输入管MN1的电流I1为第二输入管MN2的电流I2的1/3时，节点N1变为高电平。即，当第一电压VIN＞第二电压VIP+迟滞电压δ3时，节点N1为高电平，当第一电压VIN＜第二电压VIP+迟滞电压δ3时，节点N1为低电平。迟滞电压δ3小于0，并于迟滞电压δ2，因此实现了迟滞电压的可调整。

在一些实施例中，电流镜输出管MP2的宽长比B2，电流镜输出管MP4的宽长比B4，电流镜输出管MP5的宽长比B5，以及电流镜输出管MP6的宽长比B6中至少两个是相同的，同样可以实现单向迟滞比较以及迟滞电压的可调整。在一些实施例中，可以不设置与第一电流镜输出管串联的开关。在一些实施例中，第一电流镜输入管和电流镜输出管的宽长比不同。

参阅图3，本申请另一实施例提供了一种单向迟滞比较器电路200＇，其包括：差分输入级11，作为所述差分输入级负载的电流镜级12，以及输出级13。差分输入级11包括用于接收第一电压VIN的第一输入管MN1和用于接收第二电压VIP的第二输入管MN2。第一输入管MN1和第二输入管MN2例如为NMOS晶体管。第一输入管MN1和第二输入管MN2例如具有相同的宽长比。

所述电流镜级12包括多个输入支路和输出支路。多个输入支路并联在电源端和节点N2之间。每个输入支路包括串联的电流镜输入管和开关，电流镜输入管设为二极管连接。如图3所示，电流镜级12包括3个输入支路，分别为串联的开关S1和电流镜输入管MP1；串联的开关S4和电流镜输入管MP4；串联的开关S5和电流镜输入管MP5。输出支路设置在电源端和节点N1之间，包括电流镜输出管MP2。电流镜输入管MP1，电流镜输入管MP4，电流镜输入管MP5和电流镜输出管MP1都是PMOS晶体管。在本文中，电流镜输入管MP1的宽长比记做B1，电流镜输出管MP2的宽长比记做B2，电流镜输入管MP4的宽长比记做B4，电流镜输入管MP5的宽长比记做B5。

输出级13包括PMOS晶体管MP3，NMOS晶体管MN4，反相器131和输出端VOUT。PMOS晶体管MP3工作在饱和区，作为单管放大器使用。PMOS晶体管MP3和NMOS晶体管MN4串联在电源端和地之间。NMOS晶体管MN4的栅极连接偏置电压VBIAS。PMOS晶体管MP3的栅极连接节点N1。反相器131的输入端连接PMOS晶体管MP3和NMOS晶体管MN4间的连接节点。反相器131的输出端作为输出端OUT。比较器电路200还包括基准管MN3，用于为第一输入管MN1和第二输入管MN2提供偏置电流。基准管MN3的栅极连接偏置电压VBIAS。在第一电压VIN和第二电压VIP的差值大于迟滞电压时，输出级13输出第一电平(例如高电平)，在所述第一电压和所述第二电压的差值小于所述迟滞电压时，输出级13输出第二电平(例如低电平)。

在一些实施例中，多个输入支路的电流镜输入管的宽长比不同。例如，电流镜输出管MP2的宽长比B2为20/1，电流镜输入管MP1的宽长比B1为10/1，电流镜输入管MP4的宽长比B5为20/1，以及电流镜输入管MP5的宽长比B5为40/1。

使开关S5导通，开关S1和S4断开，通过电流镜级12镜像到节点N1的电流为I1/2，因此当第一电压VIN能够使第一输入管MN1的电流I1为第二输入管MN2的电流I2的2倍时，节点N1才变为高电平。即，当第一电压VIN＞第二电压VIP+迟滞电压δ1时，节点N1为高电平，当第一电压VIN＜第二电压VIP+迟滞电压δ1时，节点N1为低电平。因此实现了单向迟滞比较功能，迟滞电压δ1大于0。

使开关S1导通，开关S4和S5断开，通过电流镜级12镜像到节点N1的电流为2*I1，因此当第一电压VIN能够使第一输入管MN1的电流I1为第二输入管MN2的电流I2的一半时，节点N1变为高电平。即，当第一电压VIN＞第二电压VIP+迟滞电压δ2时，节点N1为高电平，当第一电压VIN＜第二电压VIP+迟滞电压δ2时，节点N1为低电平。因此实现了单向迟滞比较功能，迟滞电压δ2小于0。

使开关S4和S5导通，S1断开，电流镜输入管MP4的电流I4和电流镜输入管MP5的电流之和等于第一输入管MN1的电流I1，电流镜输入管MP4的电流I4为I1/3，电流镜输入管MP5的电流I5为2*I1/3，通过电流镜级12镜像到节点N1的电流为I1/3，因此当第一电压VIN能够使第一输入管MN1的电流I1为第二输入管MN2的电流的I2的3倍时，节点N1才变为高电平。即，当第一电压VIN＞第二电压VIP+迟滞电压δ4时，节点N1为高电平，当第一电压VIN＜第二电压VIP+迟滞电压δ4时，节点N1为低电平。迟滞电压δ4大于迟滞电压δ1，因此实现了迟滞电压的可调整。

图3所示的比较器电路200＇包括3个输入支路，可以理解，输入支路的数量不限于此。输入支路的数量为至少两个，包括第一输入支路和第二输入支路。第一输入支路中的电流镜输出管称为第一电流镜输入管，第二输入支路中的电流镜输出管称为第二电流镜输入管。例如，电流镜输出管MP1为第一电流镜输出管，电流镜输出管MP4，MP5中的一个或多个为第二电流镜输出管。

在一些实施例中，电流镜输入管MP1的宽长比B1，电流镜输入管MP4的宽长比B4，以及电流镜输入管MP5的宽长比B5中至少两个是相同的，同样可以实现单向迟滞比较以及迟滞电压的可调整。在一些实施例中，可以不设置与第一电流镜输入管串联的开关。在一些实施例中，电流镜输入管和第一电流镜输出管的宽长比不同。

参阅图4，本申请又一实施例提供一种单向迟滞比较器电路200"，其包括：差分输入级11，作为所述差分输入级负载的电流镜级12，以及输出级13。

差分输入级11包括用于接收第一电压VIN的第一输入管MN1和用于接收第二电压VIP的第二输入管MN2。第一输入管MN1和第二输入管MN2例如为NMOS晶体管。第一输入管MN1和第二输入管MN2例如具有相同的宽长比。

电流镜级12包括电流镜输入管MP1，电流镜输出管MP2以及迟滞电压调整管(MP4、MP5、MP6、MP7)。电流镜输入管MP1设置为二极管连接。电流镜输入管MP1例如为PMOS晶体管，电流镜输入管MP1的栅极(控制端)和漏极连接节点N2，电流镜输入管MP1的源极连接电源端。电流镜输出管MP2为PMOS晶体管，电流镜输出管MP2的栅极(控制端)连接电流镜输入管MP1的栅极，电流镜输出管MP2的源极连接电源端，电流镜输出管MP2的漏极连接节点N1。

迟滞电压调整管(MP4、MP5、MP6、MP7)为PMOS晶体管，迟滞电压调整管(MP4、MP5、MP6、MP7)的栅极(控制端)连接电流镜输入管MP1的栅极，迟滞电压调整管(MP4、MP5、MP6、MP7)的源极连接电源端。迟滞电压调整管(MP4、MP5、MP6、MP7)的漏极通过第一开关(S41、S51、S61、S71)连接节点N2，迟滞电压调整管(MP4、MP5、MP6、MP7)的漏极通过第二开关(S42、S52、S62、S72)连接节点N1。

输出级13包括PMOS晶体管MP3，NMOS晶体管MN4，反相器131和输出端VOUT。PMOS晶体管MP3工作在饱和区，作为单管放大器使用。PMOS晶体管MP3和NMOS晶体管MN4串联在电源端和地之间。NMOS晶体管MN4的栅极连接偏置电压VBIAS。PMOS晶体管MP3的栅极连接节点N1。反相器131的输入端连接PMOS晶体管MP3和NMOS晶体管MN4间的连接节点。反相器131的输出端作为输出端OUT。比较器电路200还包括基准管MN3，用于为第一输入管MN1和第二输入管MN2提供偏置电流。基准管MN3的栅极连接偏置电压VBIAS。第一输入管MN1的漏极连接节点N2，第一输入管MN1的栅极接收第一电压VIN，第一输入管MN1的源极连接基准管MN3的漏极。第二输入管MN2的漏极连接节点N1，第二输入管MN2的栅极接收第二电压VIP，第二输入管MN2的源极连接基准管MN3的漏极。节点N2即为第一输入管MN1和电流镜输入管MP1的连接节点。节点N1即为第二输入管MN2和电流镜输出管MP2的连接节点。在第一电压VIN和第二电压VIP的差值大于迟滞电压时，输出级13输出第一电平(例如高电平)，在所述第一电压和所述第二电压的差值小于所述迟滞电压时，输出级13输出第二电平(例如低电平)。当第一开关导通，第二开关断开时，对应的迟滞电压调整管与电流镜输入管MP1并联。当第二开关导通，第一开关断开时，对应的迟滞电压调整管与电流镜输出管MP2并联。当第一开关和第二开关都断开时，对应的迟滞电压调整管无电流经过。设置迟滞电压调整管(MP4、MP5、MP6、MP7)中的一个或多个与电流镜输入管MP1并联，或者，设置迟滞电压调整管(MP4、MP5、MP6、MP7)中的一个或多个与电流镜输出管MP2并联，或者，设置迟滞电压调整管(MP4、MP5、MP6、MP7)中的一个或多个与电流镜输入管MP1并联，并设置迟滞电压调整管(MP4、MP5、MP6、MP7)中另外的一个或多个与电流镜输出管MP2并联，可以灵活地调整迟滞电压的大小。

在一些实施例中，电流镜输入管MP1和电流镜输出管MP2的宽长比不同。例如，电流镜输入管MP1的宽长比B1为10/1，电流镜输出管MP2的宽长比B2为20/1，电流镜输出管MP2提供的镜像电流是电流镜输入管MP1的电流的2倍，单向迟滞比较器电路具有初始迟滞电压。例如，仅设置迟滞电压调整管MP4与电流镜输入管MP1并联(第一开关S41导通，第二开关S42断开)，电流镜输入管MP1的电流减小，电流镜输出管MP2提供的镜像电流减小，需要更大的第一电压VIN才能使N1节点变为高电平，因此能够增大迟滞电压。例如，仅设置迟滞电压调整管MP4与电流镜输出管MP2并联(第一开关S41断开，第二开关S42导通)，流入节点N1的电流是电流镜输出管MP2的电流和迟滞电压调整管MP4的和，需要更小的第一电压VIN就能使N1节点变为高电平，因此能够减小迟滞电压。设置多个迟滞电压调整管与电流镜输入管MP1并联的情况，设置多个迟滞电压调整管与电流镜输出管MP2并联的情况与上述类似，能够在更大范围内调整迟滞电压。设置迟滞电压调整管(MP4、MP5、MP6、MP7)中的一个或多个与电流镜输入管MP1并联，并设置迟滞电压调整管(MP4、MP5、MP6、MP7)中另外的一个或多个与电流镜输出管MP2并联，可以更精细地调整迟滞电压的值。

图4所示的单向迟滞比较器电路200"包括4个迟滞电压调整管，可以理解，迟滞电压调整管的数量不限于此，迟滞电压调整管的数量为至少一个。当单向迟滞比较器电路200"包括多个迟滞电压调整管时，迟滞电压调整管(MP4、MP5、MP6、MP7)可以具有相同的宽长比，也可以具有不同的宽长比。

参阅图6，本申请提供了一种电子设备600，其包括本申请任一实施例所述的单向迟滞比较器电路(200/200＇/200")。所述单向迟滞比较器电路(200/200＇/200")的具体结构如上文所述，在此不再详述。所述单向迟滞比较器电路(200/200＇/200")通过灵活改变差分输入对管负载调整迟滞比较的迟滞电压大小。

在一些实施例中，所述电子设备600为存储器。例如存储器为闪存(Flash)芯片。闪存(Flash)芯片包括NAND闪存和NOR闪存。闪存(Flash)芯片包括存储单元阵列和外围电路。外围电路包括例如包括控制逻辑，读写电路，译码器，操作电压产生电路等。外围电路控制存储单元阵列的各种操作，例如读操作，写操作，擦除操作等。操作电压产生电路用于提供读操作，写操作，擦除操作中的操作电压。单向迟滞比较器电路可以应用在操作电压产生电路，读写电路中。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种单向迟滞比较器电路和电子装置进行了详细介绍，本文中应用了具体实施例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种单向迟滞比较器电路，其特征在于，包括：

差分输入级，包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管；

作为所述差分输入级负载的电流镜级，所述电流镜级包括：第一电流镜输入管，第二电流镜输入管和电流镜输出管；以及

输出级，在所述第一电压和所述第二电压的差值大于迟滞电压时所述输出级输出第一电平，在所述第一电压和所述第二电压的差值小于所述迟滞电压时所述输出级输出第二电平，

其中，所述第二电流镜输入管可选择地与所述第一电流镜输入管并联，以改变所述迟滞电压。

2.根据权利要求1所述的单向迟滞比较器电路，其特征在于，所述电流镜级还包括与所述第二电流镜输入管串联的开关，所述开关导通时，所述第二电流镜输入管与所述第一电流镜输入管并联。

3.根据权利要求1所述的单向迟滞比较器电路，其特征在于，所述第一电流镜输入管和电流镜输出管的宽长比不同。

4.一种单向迟滞比较器电路，其特征在于，包括：

差分输入级，包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管；

作为所述差分输入级负载的电流镜级，所述电流镜级包括：电流镜输入管，第一电流镜输出管和第二电流镜输出管；以及

输出级，在所述第一电压和所述第二电压的差值大于迟滞电压时所述输出级输出第一电平，在所述第一电压和所述第二电压的差值小于所述迟滞电压时所述输出级输出第二电平，

其中，所述第二电流镜输出管可选择地与所述第一电流镜输出管并联，以改变所述迟滞电压。

5.根据权利要求4所述的单向迟滞比较器电路，其特征在于，所述电流镜级还包括与所述第二电流镜输出管串联的开关，所述开关导通时，所述第二电流镜输出管与所述第一电流镜输出管并联。

6.根据权利要求4所述的单向迟滞比较器电路，其特征在于，所述电流镜输入管和第一电流镜输出管的宽长比不同。

7.一种单向迟滞比较器电路，其特征在于，包括：

差分输入级，包括用于接收第一电压的第一输入管和用于接收第二电压的第二输入管；

作为所述差分输入级负载的电流镜级；

输出级，在所述第一电压和所述第二电压的差值大于迟滞电压时所述输出级输出第一电平，在所述第一电压和所述第二电压的差值小于所述迟滞电压时所述输出级输出第二电平，

其中，所述电流镜级包括：电流镜输入管，电流镜输出管，迟滞电压调整管，第一开关，和第二开关，

所述电流镜输入管，电流镜输出管和迟滞电压调整管的控制端连接在一起，

所述第一开关设置在所述第一输入管和所述电流镜输入管的连接节点与所述迟滞电压调整管之间，所述第一开关导通，所述迟滞电压调整管和所述电流镜输入管并联，

所述第二开关设置在所述第二输入管和所述电流镜输出管的连接节点与所述迟滞电压调整管之间，所述第二开关导通，所述迟滞电压调整管和所述电流镜输出管并联。

8.根据权利要求7所述的单向迟滞比较器电路，其特征在于，所述电流镜输入管和电流镜输出管的宽长比不同。

9.一种电子设备，其特征在于，包括权利要求1至8任一所述的单向迟滞比较器电路。

10.根据权利要求9所述的电子设备，其特征在于，电子设备为存储器。

Images