CN215680365U - 集成电感及电子电路 - Google Patents

Abstract

本实用新型公开了一种集成电感及电子电路。其中，该集成电感包括：磁芯，设置有多个绕线组件和多个隔离组件，多个绕线组件之间通过多个隔离组件间隔设置；多个电感线圈，分别缠绕在磁芯的对应绕线组件中。本实用新型解决了现有技术需对多个电感器分别进行插件作业所导致的插件效率低的技术问题。

Description

集成电感及电子电路

技术领域

本实用新型涉及电子电路领域，具体而言，涉及一种集成电感及电子电路。

背景技术

电感器是一种能够将电能转化为磁能而存储起来的电子元件，图1示出了一种电感器的结构示意图，由图1可知，电感器可由磁芯4、线圈3、引线2和针脚1组成，其中，电感器的针脚采用插针方式，针脚固定在磁芯端面上，线圈绕于磁芯绕线槽内，线圈引线缠绕于针脚上，最后在磁芯外增加磁屏蔽罩。

电感器通常应用于电子电路中，而电子电路中通常会同时使用多个电感器，例如，在图2的电子电路中，两个电感器以立式安装的形式安装在PCB(Printed Circuit Board，印制电路板)5上；在图3所示的电子电路中，两个电感器以卧式安装的形式安装在PCB(Printed Circuit Board，印制电路板)5上。

然而，当电子电路中同时需要使用两颗或两颗以上的电感器时，需要对每颗电感器进行一次插件作业，插件效率低。另外，为了防止器件公差所导致的插件干涩的问题，在对电感器进行插件作业时，为每两颗电感器之间预留一定间隙，但方式增加了PCB的面积，增加了电子电路的制作成本。

针对上述的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种集成电感及电子电路，以至少解决现有技术需对多个电感器分别进行插件作业所导致的插件效率低的技术问题。

根据本实用新型实施例的一个方面，提供了一种集成电感，包括：磁芯，设置有多个绕线组件和多个隔离组件，多个绕线组件之间通过多个隔离组件间隔设置；多个电感线圈，分别缠绕在磁芯的对应绕线组件中。

进一步地，集成电感还包括：多个针脚，其中，多个针脚中的每个针脚与多个电感线圈的引线连接。

进一步地，多个隔离组件包括：第一边缘单元，设置在集成电感的第一端；第二边缘单元，设置在集成电感的第二端；至少一个中间隔离组件，设置在集成电感的中间部位。

进一步地，第一边缘单元的厚度与第二边缘单元的厚度相同，至少一个中间隔离组件的厚度大于第一边缘单元的厚度。

进一步地，第一边缘单元上设置有多个针脚。

进一步地，第一边缘单元上以及至少一个中间隔离组件的侧面设置有多个凹槽，其中，多个电感线圈的引线通过多个凹槽与多个针脚连接。

进一步地，第一边缘单元和第二边缘单元上均设置有多个针脚。

进一步地，第一边缘单元的侧面和第二边缘单元的侧面上均设置有多个凹槽，其中，多个电感线圈的引线通过多个凹槽与多个针脚连接。

进一步地，第一边缘单元和第二边缘单元对称的设置在集成电感的两端。

根据本实用新型实施例的另一方面，还提供了一种电子电路，包括上述的集成电感。

在本实用新型实施例中，采用将多个电感器集成在一个磁芯上的方式，通过在磁芯上设置多个绕线组件和多个隔离组件，多个绕线组件之间通过多个隔离组件间隔设置，并将多个电感线圈分别缠绕在磁芯的对应绕线组件中。

由上述内容可知，由于多个电感器集成在同一个磁芯上，因此，在对多个电感器进行插件作业时，仅需进行一次插件作业即可，从而提高了插件效率。另外，多个电感器可集成在同一个磁芯上，多个电感器之间无间隙相连，使得多个电感器能够集成为一个整体，从而减少了PCB的占板面积，降低了电子电路的制作成本。

由此可见，本申请所提供的方案达到了减少电感器插件作业的次数的目的，从而实现了提高电感器的插件作业的插件效率的技术效果，进而解决了现有技术需对多个电感器分别进行插件作业所导致的插件效率低的技术问题。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据现有技术的一种电感器的结构示意图；

图2是根据现有技术的一种电子电路的示意图；

图3是根据现有技术的一种电子电路的示意图；

图4是根据本实用新型实施例的一种集成电感的结构示意图；

图5是根据本实用新型实施例的一种可选的磁芯的结构示意图；

图6是根据本实用新型实施例的一种可选的立式安装的集成电感的安装示意图；

图7是根据本实用新型实施例的一种可选的集成电感的结构示意图；

图8是根据本实用新型实施例的一种可选的立式安装的集成电感的第一边缘单元的示意图；

图9是根据本实用新型实施例的一种可选的第一边缘单元的示意图；

图10是根据本实用新型实施例的一种可选的卧式安装的集成电感的示意图；

图11是根据本实用新型实施例的一种可选的卧式安装的集成电感的磁芯的结构示意图；

图12是根据本实用新型实施例的一种可选的卧式安装的集成电感的安装示意图；

图13是根据本实用新型实施例的一种可选的卧式安装的集成电感的主视图；

图14是根据本实用新型实施例的一种可选的集成电感的俯视图；

图15是根据本实用新型实施例的一种可选的边缘单元的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

根据本实用新型实施例，提供了一种集成电感的实施例，其中，图4是根据本实用新型实施例的集成电感的结构示意图，如图4所示，该集成电感包括：磁芯10和多个电感线圈20。

在一种可选的实施例中，图5示出了一种磁芯的结构示意图，由图5可知，磁芯10上设置有多个绕线组件11和多个隔离组件12，多个绕线组件11之间通过多个隔离组件间隔12设置。其中，绕线组件可以为绕线槽，用于缠绕电感线圈。

另外，由图4可知，多个电感线圈20，分别缠绕在磁芯10的对应绕线组件中。

可选的，上述磁芯可以为但不限于铁芯、磁粉芯。电感线圈为金属线圈，可以为但不限于空芯线圈、铁氧体线圈、铁芯线圈、铜芯线圈等。

由上可知，在本实用新型实施例中，采用将多个电感器集成在一个磁芯上的方式，通过在磁芯上设置多个绕线组件和多个隔离组件，多个绕线组件之间通过多个隔离组件间隔设置，并将多个电感线圈分别缠绕在磁芯的对应绕线组件中。

容易注意到的是，由于多个电感器集成在同一个磁芯上，因此，在对多个电感器进行插件作业时，仅需进行一次插件作业即可，从而提高了插件效率。另外，多个电感器可集成在同一个磁芯上，多个电感器之间无间隙相连，使得多个电感器能够集成为一个整体，从而减少了PCB的占板面积，降低了电子电路的制作成本。

由此可见，本申请所提供的方案达到了减少电感器插件作业的次数的目的，从而实现了提高电感器的插件作业的插件效率的技术效果，进而解决了现有技术需对多个电感器分别进行插件作业所导致的插件效率低的技术问题。

在一种可选的实施例中，由图4可知，集成电感还包括：多个针脚30，其中，多个针脚30中的每个针脚与多个电感线圈20的引线40连接。多个针脚用于将集成电感安装在PCB上，可选的，图6示出了立式安装的集成电感安装在PCB 50上的立式安装示意图。

在一种可选的实施例中，多个隔离组件12包括：第一边缘单元121、第二边缘单元122及至少一个中间隔离组件123。其中，第一边缘单元121设置在集成电感的第一端，第二边缘单元122设置在集成电感的第二端，至少一个中间隔离组件123设置在集成电感的中间部位。

可选的，第一边缘单元121的厚度与第二边缘单元122的厚度相同，至少一个中间隔离组件123的厚度大于第一边缘单元的厚度。例如，在图5中，第一边缘单元121与第二边缘单元122的厚度相同均为a，中间隔离组件123的厚度为b。其中，a和b之间可满足下式：

b＝f*a

在上式中，f的取值范围为1.6～2.2。

需要说明的是，对于不同的电子电路，其对应的集成电感的安装方式是不同的，其中，集成电感的安装方式包括但不限于立式安装和卧式安装。

在一种可选的实施例中，立式安装的集成电感与卧式安装的集成电感的边缘单元是不同的。

对于立式安装的集成电感，其对应的第一边缘单元121上设置有多个针脚30。其中，图8示出了立式安装的集成电感的第一边缘单元的示意图，图9示出了在第一边缘单元上的多个针脚的绕线方式。

可选的，由图7可知，第一边缘单元121上以及至少一个中间隔离组件123的侧面设置有多个凹槽124，其中，多个电感线圈20的引线通过多个凹槽124与多个针脚30连接。

需要说明的是，在立式安装的集成电感上，第一边缘单元121的形状不同于第二边缘单元122的形状，其中，第一边缘单元121上设置有多个针脚30，并设置有多个凹槽，而第二边缘单元122为平整的端面，可选的，第二边缘单元133可以为平整的圆面。

对于卧式安装的集成电感，如图10所示的卧式安装的集成电感的示意图，由图10可知，卧式安装的集成电感，其也由磁芯10和多个电感线圈20组成，其中，磁芯10上也设置有多个绕线组件和多个隔离组件，多个绕线组件之间通过多个隔离组件间隔设置，如图11所示的卧式安装的集成电感的磁芯的结构示意图。其中，绕线组件可以为绕线槽，用于缠绕电感线圈。

另外，由图10可知，卧式安装的集成电感也包括多个针脚30，多个针脚30中的每个针脚与多个电感线圈20的引线连接。多个针脚用于将集成电感安装在PCB上，可选的，图12示出了卧式安装的集成电感安装在PCB 50上的立式安装示意图。

同样的，如图13所示的卧式安装的集成电感的主视图，卧式安装的集成电感上的多个隔离组件也包括：第一边缘单元121、第二隔离单元122和至少一个中间隔离组件123。第一边缘单元121设置在集成电感的第一端，第二边缘单元122设置在集成电感的第二端，至少一个中间隔离组件123设置在集成电感的中间部位。

可选的，第一边缘单元121的厚度与第二边缘单元122的厚度相同，至少一个中间隔离组件123的厚度大于第一边缘单元的厚度。例如，在图11中，第一边缘单元121与第二边缘单元122的厚度相同均为a，中间隔离组件123的厚度为b。其中，a和b之间可满足下式：

b＝f*a

在上式中，f的取值范围为1.6～2.2。

与立式安装的集成电感不同的是，在卧式安装的集成电感上，第一边缘单元121和第二边缘单元122上均设置有多个针脚30，例如，在图14所示的集成电感的俯视图中，第一边缘单元121上设置有两个针脚30，第二边缘单元122上也设置有两个针脚。

可选的，第一边缘单元121的形状与第二边缘单元11的形状相同，其中，第一边缘单元121的侧面和第二边缘单元122的侧面上均设置有多个凹槽125，其中，多个电感线圈20的引线通过多个凹槽125与多个针脚30连接。其中，图15示出了边缘单元的示意图，该边缘单元可以为第一边缘单元121，也可以为第二边缘单元122。

在一种可选的实施例中，如图10所示，第一边缘单元121和第二边缘单元122对称的设置在集成电感的两端。

根据本实用新型实施例，还提供了一种电子电路的实施例，其中，该电子电路包括上述的集成电感。可选的，该电子电路可以为但不限于开关电源DC(Direct Current，直流)-DC转换电路、BOOST电路、BUCK电路等。

由上述内容可知，本申请使用磁集成磁芯，将多颗、单一独立的电感器集成在一个磁芯上，每个电感器之间无间隙相连，使多个电感器成为一个整体，从而减少了PCB的占板面积。并且，在对PCB进行插件作业时，只需进行一次作业，从而有效提升了电感器插件作业的效率。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种集成电感，其特征在于，包括：

磁芯，设置有多个绕线组件和多个隔离组件，所述多个绕线组件之间通过所述多个隔离组件间隔设置；

多个电感线圈，分别缠绕在所述磁芯的对应绕线组件中。

2.根据权利要求1所述的集成电感，其特征在于，所述集成电感还包括：

多个针脚，其中，所述多个针脚中的每个针脚与所述多个电感线圈的引线连接。

3.根据权利要求2所述的集成电感，其特征在于，所述多个隔离组件包括：

第一边缘单元，设置在所述集成电感的第一端；

第二边缘单元，设置在所述集成电感的第二端；

至少一个中间隔离组件，设置在所述集成电感的中间部位。

4.根据权利要求3所述的集成电感，其特征在于，所述第一边缘单元的厚度与所述第二边缘单元的厚度相同，所述至少一个中间隔离组件的厚度大于所述第一边缘单元的厚度。

5.根据权利要求3所述的集成电感，其特征在于，所述第一边缘单元上设置有所述多个针脚。

6.根据权利要求5所述的集成电感，其特征在于，所述第一边缘单元上以及所述至少一个中间隔离组件的侧面设置有多个凹槽，其中，所述多个电感线圈的引线通过所述多个凹槽与所述多个针脚连接。

7.根据权利要求3所述的集成电感，其特征在于，所述第一边缘单元和所述第二边缘单元上均设置有所述多个针脚。

8.根据权利要求7所述的集成电感，其特征在于，所述第一边缘单元的侧面和所述第二边缘单元的侧面上均设置有多个凹槽，其中，所述多个电感线圈的引线通过所述多个凹槽与所述多个针脚连接。

9.根据权利要求7所述的集成电感，其特征在于，所述第一边缘单元和所述第二边缘单元对称的设置在所述集成电感的两端。

10.一种电子电路，其特征在于，包括权利要求1至9中任意一项所述的集成电感。

Images