CN215576039U - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本公开提供一种阵列基板、显示面板和显示装置，属于显示技术领域。本公开的阵列基板，包括：基底；多条栅线、多条数据线和多个像素单元，均设置在基底上；多条栅线和多条数据线交叉设置，并限定出多个像素单元；多个像素单元中的每个均包括显示电极；其中，显示电极包括至少一个电极部；每个电极部包括主链电极和多条支链电极，且多条支链电极均与主链电极电连接；黑矩阵层，设置在像素单元背离基底的一侧；黑矩阵层包括多个开口部和遮光部；一个开口部在基底上的正投影覆盖一个显示电极的支链电极在基底上的正投影；遮光部在基底上的正投影覆盖栅线、数据线和主链电极在基底上的正投影。

Description

阵列基板、显示面板和显示装置

技术领域

本公开属于显示技术领域，具体涉及一种阵列基板、显示面板和显示装置。

背景技术

随着显示技术的发展，显示屏、电视、手机等电子设备的分辨率越来越高，与分辨率提高对应的是像素数量的增多，像素数量的增多会带来各种各样需要攻克的技术难题。

现有的8K产品中，由于8K产品的像素密度(Pixelsper inch，PPI)高，像素小，整体开口率较低，因此，如何在保证像素透过率的基础上，同时大幅提升对比度成为本领域亟需解决的问题。

实用新型内容

本公开旨在至少解决现有技术中存在的技术问题之一，提供一种阵列基板、显示面板和显示装置。

第一方面，本公开实施例提供一种阵列基板，其特征在于，包括：

基底；

多条栅线、多条数据线和多个像素单元，均设置在所述基底上；所述多条栅线和多条数据线交叉设置，并限定出所述多个像素单元；所述多个像素单元中的每个均包括显示电极；其中，所述显示电极包括至少一个电极部；每个所述电极部包括主链电极和多条支链电极，且所述多条支链电极均与所述主链电极电连接；

黑矩阵层，设置在所述像素单元背离所述基底的一侧；所述黑矩阵层包括多个开口部和遮光部；一个所述开口部在所述基底上的正投影覆盖一个所述显示电极的支链电极在所述基底上的正投影；所述遮光部在所述基底上的正投影覆盖所述栅线、所述数据线和所述主链电极在所述基底上的正投影。

可选地，每个所述显示电极中的所述电极部的数量为多个，且相邻设置的所述电极部中的主链电极位于支链电极的不同侧。

可选地，相邻设置的所述电极部中的主链电极通过连接电极电连接。

可选地，所述连接电极位于相邻设置的所述电极部之间，且与所述支链电极的延伸方向相同。

可选地，所述连接电极的延伸方向与所述支链电极的延伸方向平行。

可选地，所述连接电极与所述主链电极的夹角大于或等于90度。

可选地，所述支链电极的延伸方向与栅线之间的夹角的范围为7度至20度。

可选地，所述像素单元在所述基底上呈阵列排布，所述每个像素单元包括多个亚像素，每个像素单元中各个亚像素所对应的黑矩阵层的开口形状不同，相邻像素单元的各个亚像素所对应的黑矩阵的开口的形状均不相同，具有相同所述开口形状的像素单元间隔设置。

可选地，所述主链电极的宽度大于或等于2.3微米且小于或等于3微米，每个所述支链电极的宽度大于或等于1.3微米且小于或等于2.2微米。

可选地，所述遮光部包括主体部和凸出部，所述一个凸出部在所述基底上的正投影覆盖所述一个所述主链电极在所述基底上的正投影，所述凸出部的宽度范围为13～25微米。

第二方面，本公开实施例提供一种显示面板，包括彩膜基板和阵列基板，所述阵列基板包括：

基底；

多条栅线、多条数据线和多个像素单元，均设置在所述基底上；所述多条栅线和多条数据线交叉设置，并限定出所述多个像素单元；所述多个像素单元中的每个均包括显示电极；其中，所述显示电极包括至少一个电极部；每个所述电极部包括主链电极和多条支链电极，且所述多条支链电极均与所述主链电极电连接；

所述彩膜基板包括：

黑矩阵层，设置在所述像素单元背离所述基底的一侧；所述黑矩阵层包括多个开口部和遮光部；一个所述开口部在所述基底上的正投影覆盖一个所述显示电极的支链电极在所述基底上的正投影；所述遮光部在所述基底上的正投影覆盖所述栅线、所述数据线和所述主链电极在所述基底上的正投影。

可选地，每个所述显示电极中的所述电极部的数量为多个，且相邻设置的所述电极部中的主链电极位于支链电极的不同侧。

可选地，相邻设置的所述电极部中的主链电极通过连接电极电连接。

可选地，所述连接电极位于相邻设置的所述电极部之间，且与所述支链电极的延伸方向相同。

可选地，所述连接电极的延伸方向与所述支链电极的延伸方向平行。

可选地，所述连接电极与所述主链电极的夹角大于或等于90度。

可选地，所述支链电极延伸方向与栅线之间的夹角的范围均为7度至20度。

可选地，所述像素单元在所述基底上呈阵列排布，所述每个像素单元包括多个亚像素，每个像素单元中各个亚像素所对应的黑矩阵层的开口形状不同，相邻像素单元的各个亚像素所对应的黑矩阵的开口的形状均不相同，具有相同所述开口形状的像素单元间隔设置。

可选地，所述主链电极的宽度大于或等于2.3微米且小于或等于3微米，每个所述支链电极的宽度大于或等于1.3微米且小于或等于2.2微米。

可选地，所述遮光部包括主体部和凸出部，所述一个凸出部在所述基底上的正投影覆盖所述一个所述主链电极在所述基底上的正投影，所述凸出部的宽度范围为13～25微米。

可选地，显示面板还包括色阻结构，所述色阻结构设置在所述黑矩阵的开口部处。

第三方面，本公开实施例提供一种显示装置，所述显示装置包括上述的阵列基板或上述的显示面板。

附图说明

图1为一种示例性的阵列基板的结构示意图；

图2为图1所示的阵列基板的光效示意图；

图3为本公开实施例提供的一种阵列基板的结构示意图；

图4为本公开实施例提供的另一种阵列基板的黑矩阵层的结构示意图；

图5为本公开实施例提供的另一种阵列基板的结构示意图。

具体实施方式

为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

现有技术中，薄膜晶体管液晶显示面板(thin film transistor-liquid crystaldisplay，TFT-LCD)是采用微电子精细加工的技术将薄膜晶体管(thin film transistor，TFT)与液晶显示面板结合的一种显示面板。也即是，将在硅(Si)上进行微电子精细加工的技术，移植到在大面积玻璃上进行TFT阵列的加工，再将得到的具有TFT的阵列基板与另一片带彩膜层的彩膜基板进行对盒，再经过后工序如偏光片贴覆等过程，最后得到液晶显示面板。在液晶显示面板中，阵列基板一般包括有像素电极和控制子像素开关的薄膜晶体管，彩膜基板一般包括公共电极、黑矩阵和色阻结构。当像素电极和公共电极之间形成控制液晶分子偏转的电场时，光线透过阵列基板后照射到液晶分子层，经过液晶分子的偏转作用后，出射到彩膜基板，然后经过彩膜基板上的红、绿、蓝三种颜色的色阻后，能够在显示面板表面以红、绿、蓝三种颜色的光出射，最终在显示面板表面形成图案显示。

如图1所示，提供一种示例性的阵列基板10，阵列基板10包括基底、多条沿X方向延伸的栅线11和多条沿Y方向延伸的数据线12，多条栅线11和多条数据线12交叉设置并限定出多个像素单元，多个像素单元中的每个均包括显示电极13，其中，显示电极可以为公共电极，也可以为像素电极，本实施例是以显示电极为像素电极为例进行说明。

需要说明的是，在本公开实施例中，像素单元不仅包括上述的像素电极13，还可以包括薄膜晶体管和公共电极；其中，像素电极13采用狭缝电极，而公共电极采用板状电极，因此公共电极相较像素电极更靠近基底。另外，在本公开实施例中以位于在X方向并排设置的像素单元中的薄膜晶体管的栅极连接同一条栅线11，在Y方向并排设置的像素单元中的薄膜晶体管的源极连接同一条数据线12为例进行描述。每个像素单元中的像素电极13与薄膜晶体管的漏极连接。在本公开实施例中，X方向、Y方向还可以是其他任意方向，只要X方向和Y方向相交即可，在此不做具体限定。

如图1所示，该阵列基板10中的像素电极13包括至少一个电极部131，每个电极部131包括沿Y方向延伸的主链电极1311和多条沿X方向延伸的支链电极1312，且多条支链电极1312均与主链电极1311电连接，本实施以像素电极13包括两个电极部131为例进行说明。

图2为图1所示阵列基板的光效示意图，如图2所示，在主链电极1311区域存在液晶分子紊乱排布的情况，由于液晶分子排布紊乱，则主链电极区域不能正常透光。因此，在白画面下，紊乱区域对穿透率贡献很小，而在黑画面下，紊乱区域会漏光，从而导致暗态亮度升高，进而影响显示对比度。

为了解决上述问题，本公开实施例提供一种阵列基板，如图3所示，该阵列基板与图1所示的阵列基板的结构大致相同，区别在于，该阵列基板上还包括设置在像素单元背离基底的一侧的黑矩阵层14，该黑矩阵层14包括多个开口部141和遮光部142。黑矩阵层的开口部141与像素电极13对应设置，开口部141在基底上的正投影覆盖像素电极13的支链电极1312在基底上的正投影，遮光部142在基底上的正投影覆盖栅线11、数据线12和主链电极1311在基底上的正投影。

在本实施例中，由于黑矩阵层14的遮光部142不仅覆盖栅线11和数据线12，而且还覆盖主链电极1311，因此，阵列基板在黑画面下，像素单元内的主链电极1311对应的液晶分子紊乱排布区域被黑矩阵层14遮住，能够降低该区域产生漏光的风险，降低了黑态亮度，而在白画面下，液晶分子紊乱排布区域本身对光穿透率贡献小，发光效率低，被黑矩阵层14遮住后对白态亮度影响较小，相当于白态亮度不变而黑态亮度降低，进而提高了显示对比度。

可选地，主链电极1311和支链电极1312的形状可以根据具体情况进行设置，在此不做具体限定。例如，如图1所示，主链电极1311和支链电极1312均的形状均为条状，当主链电极1311和支链电极1312均的形状均为条状时，可以减小主链电极1311和支链电极1312占开口部141的面积，进而增加透光率。另外，主链电极1311和支链电极1312的数量也可以根据具体情况进行设置，在此不再一一举例说明。

进一步地，为了增加透光率，主链电极1311和支链电极1312的材料还可以选用透光材料，例如金属氧化物等。优选的，主链电极1311和支链电极1312的材料为氧化铟锡(ITO)。

可选地，每个显示电极13中的电极部131的数量可以为一个也可以为多个，当电极部131的数量为多个时，相邻设置的电极部131中的主链电极1311位于支链电极1312的不同侧。如图1所示，本实施例是以电极部131的数量为两个为例进行说明，其中，两个电极部131分别为第一电极部和第二电极部。在图1中，由于第一电极部和第二电极部的主链电极1311位于支链电极1312的不同侧，也即第一电极部的主链电极1311位于其支链电极1312的左侧，第二电极部的主链电极1311位于其支链电极1312的右侧，因此，可以使得与主链电极1311连接的支链电极1312可以较为均匀的分布于主链电极1311的不同侧，故可提高像素电极13的对称性，进而提高显示面板的透过率的均一性。

可选地，相邻设置的电极部131中的主链电极1311通过连接电极1313电连接。例如，如图1所示，第一电极部中主链电极1311与第二电极部中的主链电极1311通过连接电极电1313连接。当通过数据线向像素电极13写入信号时，可通过连接电极1313将主链电极1311上的信号传递到各个支链电极1312，进而与公共电极配合实现显示功能。

可选地，连接电极1313位于相邻设置的电极部131之间，且与支链电极1312的延伸方向相同。

在本实施例中，由于连接电极1313位于相邻设置的电极部131之间，且与支链电极1312的延伸方向相同，因此，可以提高像素单元的透光率。优选地，连接电极1313的延伸方向与支链电极1312的延伸方向平行。

可选地，连接电极1313与主链电极1311的夹角大于或等于90度。在实施例中，通过连接电极1313与主链电极1311的夹角设置为大于或等于90度，可以防止由于主链电极1311的长度较长，影响显示面板的透过率。

可选地，支链电极1312的延伸方向与栅线11之间的夹角的范围为7度至20度。

如图1所示，支链电极1312的延伸方向与栅线11之间的夹角γ的范围为7度至20度。

若将夹角γ设置的较小，会导致液晶所需偏转的角度较大，进而导致显示面板显示图像时出现延迟。若将夹角γ设置的较大，会导致液晶所需偏转的角度过小，液晶偏转时难以确定其偏转方向，确定偏转方向所需的时间较长，进而导致显示面板显示图像时出现延迟。

因此，在本实施例中，支链电极1312的延伸方向与栅线11之间的夹角γ的范围为7度至20度，不会导致显示面板显示图像时出现延迟。

可选地，所述像素单元在基底上呈阵列排布，每个像素单元包括多个亚像素，每个像素单元中各个亚像素所对应的黑矩阵层14的开口部141的形状不同，相邻像素单元的各个亚像素所对应的黑矩阵层14的开口部141的形状均不相同，具有相同开口部141形状的像素单元间隔设置。

具体的，如图4和图5所示，本实施例是以4个像素单元且每个像素单元包括3个亚像素为例进行说明。在本实施例中，四个像素单元在基底上呈阵列排布，每个像素单元均包括三个亚像素，三个亚像素所对应的如图3所示的黑矩阵层14的开口部141形状均不相同。进一步地，相邻像素单元的各个亚像素所对应的黑矩阵层14的开口部141的形状均不相同，具有相同开口部141形状的像素单元间隔设置，即对角线上的两个像素单元中的亚像素所对应的黑矩阵层14的开口部141形状相同，从而保证了相邻两行像素单元的透过率相同，进而改善了横纹Mura不良，同时改善了视角。

可选地，主链电极1311的宽度可以大于或等于2.3μm且小于或等于3μm。也即是，该主链电极1311的宽度不会太窄也不会太宽。一方面能够避免由于主链电极1311的宽度太窄导致该主链电极1311断裂，另一方面能够避免由于主链电极1311的宽度太宽影响显示面板的透过率。

进一步地，支链电极1312的宽度可以大于或等于1.3μm且小于或等于2.2μm。也即是，支链电极1312的宽度可以小于主链电极1311的宽度，且支链电极1312的宽度不会过窄，能够在提高显示面板的透过率的前提下，避免支链电极1312发生断裂。

可选地，如图3所示，遮光部142包括主体部和凸出部，一个凸出部在基底上的正投影覆盖一个主链电极1311在基底上的正投影，凸出部的宽度范围为13～25微米。在本实施例中，由于凸出部的宽度范围为13～25微米，因此，可以在保证开口率的同时，提高显示的对比度。

第二方面，本公开实施例提供一种显示面板，该显示面板包括彩膜基板和阵列基板。具体的，阵列基板包括基底、设置在基底上的多条栅线和多条数据线，多条栅线和多条数据线交叉设置，并限定出多个像素单元。多个像素单元中的每个均包括显示电极；其中，显示电极包括至少一个电极部；每个电极部包括主链电极和多条支链电极，且所述多条支链电极均与所述主链电极电连接。

彩膜基板包括黑矩阵层和色阻结构，黑矩阵层包括多个开口部和遮光部，色阻结构设置在黑矩阵的开口部处。黑矩阵层设置在像素单元背离基底的一侧，一个开口部在基底上的正投影覆盖一个显示电极的支链电极在基底上的正投影，遮光部在基底上的正投影覆盖栅线、数据线和主链电极在所述基底上的正投影。

在本实施例中，由于黑矩阵层的遮光部不仅覆盖栅线和数据线，还覆盖主链电极，因此，在黑画面下，像素单元内的主链电极对应的液晶分子紊乱排布区域被黑矩阵层遮住，能够降低该区域产生漏光的风险，降低了黑态亮度，而在白画面下，液晶分子紊乱排布区域本身对光穿透率贡献小，发光效率低，被黑矩阵层遮住后对白态亮度影响较小，相当于白态亮度不变而黑态亮度降低，进而提高了显示面板的对比度。

下述各个实施例，是以黑矩阵层设置在彩膜基板为例进行说明，其原理与黑矩阵层设置在阵列基板中的原理相同，因此，下述各个实施例的原理和效果，不再一一赘述。

可选地，每个显示电极中的电极部的数量为多个，且相邻设置的电极部中的主链电极位于支链电极的不同侧。

可选地，相邻设置的电极部中的主链电极通过连接电极电连接。

可选地，连接电极位于相邻设置的电极部之间，且与支链电极的延伸方向相同。

可选地，连接电极的延伸方向与支链电极的延伸方向平行。

可选地，连接电极与主链电极的夹角大于或等于90度。

可选地，支链电极延伸方向与栅线之间的夹角的范围均为7度至20度。

可选地，像素单元在所述基底上呈阵列排布，每个像素单元包括多个亚像素，每个像素单元中各个亚像素所对应的黑矩阵层的开口形状不同，相邻像素单元的各个亚像素所对应的黑矩阵的开口的形状均不相同，具有相同所述开口形状的像素单元间隔设置。

可选地，主链电极的宽度大于或等于2.3微米且小于或等于3微米，每个支链电极的宽度大于或等于1.3微米且小于或等于2.2微米。

可选地，遮光部包括主体部和凸出部，一个凸出部在所述基底上的正投影覆盖一个主链电极在所述基底上的正投影，凸出部的宽度范围为13～25微米。

第三方面，本公开实施例提供一种显示装置，该显示装置包括上述的阵列基板或上述的显示面板。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (22)

1.一种阵列基板，其特征在于，包括：

基底；

多条栅线、多条数据线和多个像素单元，均设置在所述基底上；所述多条栅线和多条数据线交叉设置，并限定出所述多个像素单元；所述多个像素单元中的每个均包括显示电极；其中，所述显示电极包括至少一个电极部；每个所述电极部包括主链电极和多条支链电极，且所述多条支链电极均与所述主链电极电连接；

黑矩阵层，设置在所述像素单元背离所述基底的一侧；所述黑矩阵层包括多个开口部和遮光部；一个所述开口部在所述基底上的正投影覆盖一个所述显示电极的支链电极在所述基底上的正投影；所述遮光部在所述基底上的正投影覆盖所述栅线、所述数据线和所述主链电极在所述基底上的正投影。

2.根据权利要求1所述的阵列基板，其特征在于，每个所述显示电极中的所述电极部的数量为多个，且相邻设置的所述电极部中的主链电极位于支链电极的不同侧。

3.根据权利要求2所述的阵列基板，相邻设置的所述电极部中的主链电极通过连接电极电连接。

4.根据权利要求3所述的阵列基板，其中，所述连接电极位于相邻设置的所述电极部之间，且与所述支链电极的延伸方向相同。

5.根据权利要求4所述的阵列基板，其中，所述连接电极的延伸方向与所述支链电极的延伸方向平行。

6.根据权利要求5所述的阵列基板，其特征在于，所述连接电极与所述主链电极的夹角大于或等于90度。

7.根据权利要求5所述的阵列基板，其特征在于，所述支链电极的延伸方向与栅线之间的夹角的范围为7度至20度。

8.根据权利要求1所述的阵列基板，其特征在于，所述像素单元在所述基底上呈阵列排布，所述每个像素单元包括多个亚像素，每个像素单元中各个亚像素所对应的黑矩阵层的开口形状不同，相邻像素单元的各个亚像素所对应的黑矩阵的开口的形状均不相同，具有相同所述开口形状的像素单元间隔设置。

9.根据权利要求1所述的阵列基板，其特征在于，所述主链电极的宽度大于或等于2.3微米且小于或等于3微米，每个所述支链电极的宽度大于或等于1.3微米且小于或等于2.2微米。

10.根据权利要求1所述的阵列基板，其特征在于，所述遮光部包括主体部和凸出部，所述一个凸出部在所述基底上的正投影覆盖所述一个所述主链电极在所述基底上的正投影，所述凸出部的宽度范围为13～25微米。

11.一种显示面板，其特征在于，包括彩膜基板和阵列基板，所述阵列基板包括：

基底；

多条栅线、多条数据线和多个像素单元，均设置在所述基底上；所述多条栅线和多条数据线交叉设置，并限定出所述多个像素单元；所述多个像素单元中的每个均包括显示电极；其中，所述显示电极包括至少一个电极部；每个所述电极部包括主链电极和多条支链电极，且所述多条支链电极均与所述主链电极电连接；

所述彩膜基板包括：

黑矩阵层，设置在所述像素单元背离所述基底的一侧；所述黑矩阵层包括多个开口部和遮光部；一个所述开口部在所述基底上的正投影覆盖一个所述显示电极的支链电极在所述基底上的正投影；所述遮光部在所述基底上的正投影覆盖所述栅线、所述数据线和所述主链电极在所述基底上的正投影。

12.根据权利要求11所述的显示面板，其特征在于，每个所述显示电极中的所述电极部的数量为多个，且相邻设置的所述电极部中的主链电极位于支链电极的不同侧。

13.根据权利要求12所述的显示面板，相邻设置的所述电极部中的主链电极通过连接电极电连接。

14.根据权利要求13所述的显示面板，其中，所述连接电极位于相邻设置的所述电极部之间，且与所述支链电极的延伸方向相同。

15.根据权利要求14所述的显示面板，其中，所述连接电极的延伸方向与所述支链电极的延伸方向平行。

16.根据权利要求15所述的显示面板，其特征在于，所述连接电极与所述主链电极的夹角大于或等于90度。

17.根据权利要求15所述的显示面板，其特征在于，所述支链电极延伸方向与栅线之间的夹角的范围均为7度至20度。

18.根据权利要求11所述的显示面板，其特征在于，所述像素单元在所述基底上呈阵列排布，所述每个像素单元包括多个亚像素，每个像素单元中各个亚像素所对应的黑矩阵层的开口部形状不同，相邻像素单元的各个亚像素所对应的黑矩阵层的开口部的形状均不相同，具有相同所述开口部形状的像素单元间隔设置。

19.根据权利要求11所述的显示面板，其特征在于，所述主链电极的宽度大于或等于2.3微米且小于或等于3微米，每个所述支链电极的宽度大于或等于1.3微米且小于或等于2.2微米。

20.根据权利要求11所述的显示面板，其特征在于，所述遮光部包括主体部和凸出部，所述一个凸出部在所述基底上的正投影覆盖所述一个所述主链电极在所述基底上的正投影，所述凸出部的宽度范围为13～25微米。

21.根据权利要求11所述的显示面板，其特征在于，还包括色阻结构，所述色阻结构设置在所述黑矩阵的开口部处。

22.一种显示装置，其特征在于，所述显示装置包括如权利要求1-10中任一项所述的阵列基板，或包括如权利要求11-21中任一项所述的显示面板。

Images