CN215496031U - 智能压力变送器 - Google Patents

Abstract

本实用新型公开一种智能压力变送器，其特征在于：包括信号转换电路、主控制电路、信号输出电路、检测端壳体、与检测端壳体连接的电控壳体，所述电控壳体上连接有信号连接端头；所述检测端壳体内部形成传感器空腔，所述检测端壳体上开有至少两个检测孔，该检测孔与所述传感器空腔相通；所述电控壳体内部形成电路板腔室，该表头下防护板上开有检测信号输入孔，该检测信号输入孔与所述传感器空腔相通；所述第二转接电路板腔室侧壁上还开有信号输出孔，所述信号连接端头设置在所述信号连接端头处。有益效果：功能分区，设计精密，密封效果好。

Description

智能压力变送器

技术领域

本实用新型涉及压力变送器技术领域，具体地说，是一种智能压力变送器。

背景技术

核工业中，由于涉及核辐射、辐照等问题，所采用的所有仪表仪器均采用核级设备，在进行设计安装时，都要按照核级设备进行设计，以延长其使用寿命。例如在进行压差检测过程中，一些常规的变速器都无法达到核级需求。人们将常规的压力变送器送入核反应厂区进行检测试验时发现，在很短的使用周期内，设备就出现检测故障或者检测精度便宜等问题。由于出现故障，则面临设备更换、安装，由于属于核工业，所有操作都可能存在辐射，威胁人们的生命安全。压力变送器电路由测压元件传感器(也称作压力传感器)、测量处理电路和过程连接件三部分组成。它能将测压元件传感器感受到的液体物理压力参数转变成标准的电信号，以供给指示报警仪、记录仪、调节器等二次仪表进行测量、指示和过程调节。现有技术压力变送器中的测量电路通常采用的电路且电路中量程被限制无法测量出所需数值，故有必要针对核工业使用环境，设计出一款适用于核工业的压力变送器。

现有技术中，壳体结构不紧凑，各模块分配不合理，在进行压差信号处理过程中，一些常规的变速器都无法达到核级需求。在核工业中的电路布局会导致对信号产生干扰，传输速度慢，布局不紧凑等问题。

实用新型内容

本实用新型提出一种智能压力变送器，针对核工业防辐射的需求，通过对壳体结构进行分区设计，对电路设计改进，达到密封要求以及内部空腔布局，解决了信号干扰，传输速度慢，布局不紧凑等问题。

为达到上述目的，本实用新型采用的具体技术方案如下：

一种智能压力变送器，包括检测端壳体、电控壳体、信号连接端头，其中电控壳体为柱状体，电控壳体的侧壁安装有所述信号连接端头，柱状体的一端设有壳体端盖，其特征在于：柱状体另一端经传感器连接部安装有所述检测端壳体；

所述电控壳体内设置有主电路板腔室，该主电路板腔室经壳体端盖封闭在电控壳体内，三通焊接套连接电控壳体和检测端壳体，所述三通焊接套内开有信号线过孔，该信号线过孔一端与所述检测端壳体相通，另一端与电控壳体内的线束孔相通，该线束孔与所述主电路板腔室相通；

所述电控壳体内还设有第二转接电路板腔室，该第二转接电路板腔室经所述电控壳体侧壁上的信号输出孔与所述信号连接端头相通；

所述检测端壳体中安装有传感器，所述检测端壳体设置有检测孔和信号转换电路，信号转换电路的检测信号线束依次经信号线过孔，线束孔、输入线路防辐照密道、过孔与主电路板连接，所述主电路板设置有主控制电路；

所述主电路板上的通信线束经输出线路防辐照密道与第二转接电路板腔室中的第二转接电路板连接，所述第二转接电路板设置有信号输出电路。

通过上述设计，将传感器置于传感器空腔内部，经多个检测孔得到压差信号，该压差信号经信号转换电路处理由检测信号输入孔送入电控壳体的电路板腔室，在由主控制电路处理，并经信号连接端头对外输出。将检测部分、信号处理部分、信号输出部分分腔室设计，独立开来。并且每个腔室相互隔离，对于辐照直线传播的原理，利用分区、隔离的方式对辐照进行减弱。

所述主电路板腔室、线束孔和信号线过孔位于电控壳体的柱体中轴线上，其中主电路板腔室的直径大于所述线束孔的直径，该线束孔四周的电控壳体内设置有至少一个第二转接电路板腔室。

所述电控壳体包括壳体端盖、表头壳筒、表筒底板；

所述表筒底板朝向所述检测端壳体，并封闭住所述第二转接电路板腔室，所述表筒底板面板上开设有传感器连接部过孔。所述电控壳体中安装有铅盒，所述铅盒包括盲筒状的表头防护筒，该表头防护筒的下底面设置有表头下防护板，表头防护筒的内壁设置有一圈表头内支撑筒，表头防护筒的开口端设置有表头上防护板；

所述表头防护筒的下底开有第二过孔，该第二过孔正对所述表头下防护板的防护面上第一凹槽的一端，该第一凹槽的另一端延伸至表头下防护板的第一过孔，该第一过孔与所述相通；所述第一过孔、第一凹槽、第二过孔形成变送器输入线路防辐照密道；

所述表头防护筒筒底部开有第四过孔，该第四过孔正对所述表头下防护板的防护面上的第二凹槽的中心端，该第二凹槽的底部开有至少一个第三过孔，第三过孔分别位于第二凹槽的两端，该第三过孔与第一转接电路板腔室相通，该第四过孔正对所述第二凹槽且与所述第三过孔交错设置；所述第四过孔、第二凹槽、第三过孔变送器输出线路防辐照密道；

所述表头下防护板、表头防护筒和表头上防护板均采用铅材料。

进一步的技术方案，所述检测端壳体包括三通焊接套，该三通焊接套正对的两个端部均设置有套盖，两个套盖上分别开有一个所述检测孔，两个检测孔对称设置。

所述电控壳体的传感器连接部与所述三通焊接套的垂直端部连接，并在所述三通焊接套的垂直端部围成第二转接电路板腔室，所述第二转接电路板腔室内置有第二转接电路板，该第二转接电路板设置有信号转换电路。

通过该信号转换电路中的解调电路、振荡控制电路、电源基准电路、电流/ 电压电路、ADC模数转换芯片、数字隔离器，完成了对信号的解调，转换，放大等功能。

再进一步的技术方案，所述检测孔孔壁朝所述传感器空腔内延伸形成一圈密封挡条，该密封挡条与所述三通焊接套内壁围成环形密封槽。

通过该密封槽，在进行传感器安装密封时，将密封圈和固定套环依次设置在该密封槽内，对传感器的采集端周向进行密封，防止液体进入仪表内。

再进一步的技术方案，所述电控壳体包括的表头壳筒和设置该在表头壳筒端部的壳体端盖，在电路板腔室内用于安装具有防辐照的铅盒。调整电路板腔室用于布置解调电路等。解调后的线路经电路板小孔进入第二转接电路板腔室。设置凸条便于铅盒安装时，便于压入。所述铅盒包括表头下防护板，所述表头下防护板的防护面侧设置有呈盲筒状的表头防护筒，所述表头防护筒内置有表头内支撑筒，所述表头防护筒远离所述表头下防护板的端部设置有表头上防护板，二者同轴设置；所述表头防护筒的下底开有第二过孔，该第二过孔正对所述表头下防护板的防护面上第一凹槽的一端，该第一凹槽的另一端延伸至表头下防护板的第一过孔，该第一过孔与所述相通；所述第一过孔、第一凹槽、第二过孔交错设置形成变送器输入线路防辐照密道。所述表头防护筒筒底部开有第四过孔，该第四过孔正对所述表头下防护板的防护面上的第二凹槽的中心端，该第二凹槽的底部开有至少一个第三过孔，第三过孔分别位于第二凹槽的两端，该第三过孔与所述第一转接电路板腔室相通，该第四过孔正对所述第二凹槽且与所述第三过孔交错设置。所述第四过孔、第二凹槽、第三过孔交错设置形成变送器输出线路防辐照密道，且所述表头下防护板、表头防护筒和表头上防护板均采用铅材料。所述表头上防护板的覆盖面上沿轴向向外形成一圈凸环，所述铅盒的表头上防护板安装在表头防护筒的端部，两者安装固定后形成弯折式固定缝隙，该弯折方式可防辐照。所述检测信号输入孔开设在所述表头下防护板上。经折射减弱辐照后，送入主电路板腔室。

通过设置该输出线路防辐照密道、输入线路防辐照密道有效的将辐照信号折射削弱后再送入主电路板腔室；对铅盒的表头上防护板采用在表头上防护板的覆盖面上沿轴向向外形成一圈凸环的设置来形成弯折式缝隙，也可以有效的防辐照进一步保护了变送器在核工业中使用的安全性。

再进一步的技术方案是，为了对仪表进行密封，所述壳体端盖经螺纹连接在所述表头壳筒端部，在螺纹连接处设置有壳体密封圈。

再进一步的技术方案是，所述信号输出孔开设在所述第二转接电路板腔室对应的所述表头壳体的侧壁上。信号输出经表头侧壁，则根据信号输出孔，实现仪表供电并得到检测到的压差信号。

再进一步的技术方案是，为了供电和检测数据，所述信号连接端头包括依次连接在航空插座底座、连接器插座和连接器插头；所述航空插座底座底部与所述信号输出孔对接。

再进一步的技术方案是，所述检测端壳体还包括排气排压阀。

再进一步的技术方案是，所述信号转换电路包括解调电路、电流-电压转换电路、振荡控制电路、电源基准电路、AD转换电路、数字隔离电路。

所述传感器连接解调电路包括L端、H端，所述L端经电容C12-1连接串联二极管D03-1的阳极，D03-1阴极依次经电容C3-1后与电容C4-1一端连接，所述电容C4-1另一端连接串联二极管D04-1的阳极，D04-1的阴极经电容C13-1 作为所述H端，所述电容C13-1与串联二极管D04-1公共端连接串联二极管 D02-1阳极，串联二极管D02-1阴极连接串联二极管D01-1阳极，串联二极管 D01阴-1极连接串联二极管D03-1、电容C12-1的公共端；所述电容C4-1与串联二极管D04-1阳极公共端与第三耦合电感T1C的一端连接，所述电容C3-1与电容C4-1公共端与第二耦合电感T1B一端连接，串联二极管D03-1与电容C3-1 公共端形成第一输出端。

第一耦合电感T1A、第二耦合电感T1B和第三耦合电感T1C；该第一耦合电感T1A、第二耦合电感T1B和第三耦合电感T1C采用同名端相连；所述第一耦合电感T1A的一端和第二耦合电感T1B一端间连接有第三电容C3-1，所述第一耦合电感T1A的一端与串联二极管D03-1阳极连接；所述第二耦合电感T1B 的一端和第三耦合电感T1C的一端间连接有第四电容C4-1；所述第一耦合电感 TIA两端并联电容C2-1；所述第一耦合电感T1A的另一端连接电阻R2-1一端；该电阻R2-1另一端连接串联二极管D05-1的阳极，第一耦合电感T1A的一端经电容C1-1与串联二极管D05-1的中两个二极管的公共端连接；所述串联二极管 D05-1并联电阻R1-1，所述电阻R5-1的一端接串联二极管D05-1阴极与电阻R1-1 公共端处，电阻R5-1另一端接第三耦合电感T1C的另一端，电阻R5-1与第三耦合电感T1C的公共端还与极性电容C17-1正极相连；极性电容C17-1负极与所述第一耦合电感T1A另一端连接。

所述振荡控制电路包括运算放大器U2D、三极管Q1-1，所述第一耦合电感 T1A与极性电容C17-1负极公共端连接所述运算放大器U2D同相输入端12，所述第三耦合电感T1C的另一端与运算放大器U2D反相输入端13连通，所述运算放大器U2D的反相输入端13和输出端14之间还接有电容C11-1；所述三极管 Q1-1的基极经电阻R4-1接电源，所述三极管Q1的基极和电阻R4-1的公共端连接电容C15-1的一端；所述三极管Q1发射极接第四耦合电感T1D的一端；该第四耦合电感T1D另一端与电容C15-1的另一端连接，且其公共端经电阻R11-1 连接运算放大器U2D输出端14；所述三极管Q1的集电极经第五耦合电感T1E接电源，所述三极管Q1-1集电极与三极管Q1-1发射极之间接有电容C16-1，所述极性电容C17-1正极连接电阻R6-1与电阻R12-1的公共端，运算放大器U2D同相输入端12与极性电容C17-1负极公共端连接电阻R7-1与电阻R13-1的公共端，电阻R6-1与电阻R7-1另一公共端连接电源VCC，电阻R12-1与电阻R13-1 另一公共端接地。

所述电流-电压电路包括运算放大器U2C、运算放大器U2A，所述运算放大器U2C反相输入端9与所述第二耦合电感T1B另一端连接；所述运算放大器U2C 的输出端8分别经电阻R3-1、电容C7-1连接运算放大器U2C的反相输入端9，电容C7-1与电阻R3-1公共端经电容C6-1接电源，运算放大器U2C输出端8经电阻R10-1、电容C14-1接地，所述电容C14-1与电阻R10-1的公共端连接运算放大器U2A的同相输入端3，所述运算放大器U2A反相输入端2连接运算放大器 U2A输出端1，所述运算放大器U2A输出端1还连接电容C25-1一端，电容C25-1另一端接地。

所述电源基准电路包括电压基准芯片U3-1、运算放大器U2B，所述电压基准芯片U3-1使能端3与所述电压基准芯片U3-1输入端4接电源V+；所述电压基准芯片U3-1接地端1GND_S与接地端2GND_F接地，所述电压基准芯片U3-1 接地端2GND_F还经电容C26-1连接正电源V+，所述电压基准芯片U3-1的输出端5OUT_S与输出端6OUT_F连接后形成公共端REFOUT，该公共端REFOUT经电容 C22-1接地，该公共端REFOUT还经与电阻R9-1、电阻R8-1接地，所述电阻R8-1 两端并联有电容C8-1，所述电阻R9-1与电阻R8-1公共端连接运算放大器U2B 的同相输入端5；所述运算放大器U2B反相输入端6与运算放大器U2B输出端7、所述运算放大器U2C同相输入端10连接，形成公共端VREF/IN-，该公共端 VREF/IN-接极性电容C23-1正极，极性电容C23-1另一端接地，电容C24-1与极性电容C23-1并联。

所述AD转换电路包括AD转换芯片U5-1，AD转换芯片U5-1型号为AD7124-4；所述运算放大器U2A输出端1与所述AD转换芯片U5-1输入端8IN+连接，AD转换芯片U5-1的9端和12端连接后与VERF/IN-连接；所述AD转换芯片U5-1的 6端接电源VCC；所述AD转换芯片U5-1的5端经电容C27-1与7端连接后接地；所述AD转换芯片U5-1的4端接AD CS；所述AD转换芯片U5-1的1端接AD MOSI；所述AD转换芯片U5-1的2端接AD SCK；所述AD转换芯片U5-1的24端接AD MISO；所述AD转换芯片U5-1的23端经电阻R15-1与22端连接后接电源VCC；所述 AD转换芯片U5-1的21端经电阻R14-1与20端经电容C28-1与19端连接后接地；所述AD转换芯片U5-1的18端经电阻R21-1作为REFOUT；所述AD转换芯片U5-1的16端与15端的公共端接PT1，所述AD转换芯片U5-1的16端与15 端的公共端经电阻R22-1与17端连接后再接地；所述AD转换芯片U5-1的14 端接PT2，所述AD转换芯片U5-1的13端接地。

所述数字隔离包括数字隔离器U4-1、端子J1-1，所述数字隔离器U4-1的型号为ADUM1441,所述数字隔离器U4-1的1端接电源VCC1，所述数字隔离器U4-1 的7端接电源VCC1，该数字隔离器U4-1的7端与所述端子J1-1的8端VCC1相连，所述数字隔离器U4-1的1端与数字隔离器U4-1的7端经电容C21-1接地，所述数字隔离器U4-1的8端、2端接地；所述数字隔离器U4-1的2端与数字隔离器U4-1的8端形成的公共端与端子J1-1的7端GND1连接，所述数字隔离器 U4-1的3端与所述端子J1-1的3端SSI连接；所述数字隔离器U4-1的4端与所述端子J1-1的4端SDI连接；所述数字隔离器U4-1的5端与所述端子J1-1 的6端SCK连接，所述数字隔离器U4-1的6端与所述端子的5端SDO连接；所述数字隔离器U4-1的16端、10端接电源VCC2；所述数字隔离器U4-1的15端、 9端接地；所述数字隔离器U4-1的14端经电阻R17-1接所述AD转换芯片U5-1 的AD CS端，所述数字隔离器U4-1的13端经电阻R18-1接所述AD转换芯片U5-1 的AD MOSI端；所述数字隔离器U4-1的14端经电阻R19-1接所述AD转换芯片 U5-1的AD SCK端，所述数字隔离器U4-1的11端经电阻R20-1接所述AD转换芯片U5-1的AD MISO端。

再进一步的技术方案是，所述主控制电路包括主控制芯片PIC24FJ64GA306 U7、调试接口电路、HART电路、接口切换电路、V/I转换电路、电源电路、端子J1-2、端子J2-2、端子J3-2、端子J4-2、接口U5-2、AD5700解调器、芯片 U2-2、端运算放大器U6A、运算放大器U6B、运算放大器U6C、三极管Q2、三极管Q3、场效应管Q1-2、芯片U1-2、常闭开关D1。

所述主控制芯片PIC24FJ64GA306 U7包括64个引脚，所述端子J3-2与所述信号转换电路中的端子J1-1连接，其中所述端子J3-2的3端与主控制芯片 PIC24FJ64GA306 U7的46端连接，所述端子J3-2的4端与主控制芯片 PIC24FJ64GA306 U7的45端连接，所述端子J3-2的5端与主控制芯片 PIC24FJ64GA306 U7的44端连接，所述端子J3-2的6端主控制芯片PIC24FJ64GA306 U7的43端连接。

所述主控制芯片PIC24FJ64GA306 U7的56端经极性电容C20-2接地；

所述主控制芯片PIC24FJ64GA306 U7的19端经电容C5-2后接主控制芯U7 的20端，25端后接地。

所述主控制芯片PIC24FJ64GA306 U7的31端连接R端。

所述主控制芯片PIC24FJ64GA306 U7的32端连接T端。

所述调试接口电路，包括端子J1-2，所述端子J1-2的1端经电阻R15连接所述主控制芯片PIC24FJ64GA306 U7的7端，所述端子J1-2的1端还经电容 C3-2与端子J1-2的3端GND的公共端连接主控制芯片PIC24FJ64GA306 U7的 9端。

所述端子J1-2的1端经电阻R14-2与端子J1-2的2端VCC的公共端连接所述主控制芯片PIC24FJ64GA306的10端，所述端子J1-2的1端经电阻R14-2 与端子J1-2的2端VCC的公共端还经电容C4-2连接所述主控制芯片 PIC24FJ64GA306的9端，所述端子J1-2的1端经电阻R14-2与端子J1-2的2 端VCC的公共端还与所述主控制芯片PIC24FJ64GA306 U7的27端和所述主控制芯片PIC24FJ64GA306 U7的38端连接。

所述端子J1-2的4端连接所述主控制芯片PIC24FJ64GA306 U7的16端，所述端子J1-2的5端连接所述主控制芯片PIC24FJ64GA306 U7的15端。

所述接口切换电路包括切换开关74AHC157 U5-2，所述端子J2-2的1端经电阻R37-2连接主控制芯片PIC24FJ64GA306 U7的30端或所述切换开关 74AHC157 U5-2的1端，所述端子J2-2的2端经电阻R38-2连接切换开关 74AHC157 U5-2的输出端9，所述端子J2-2的3端经电阻R R39-2连接切换开关74AHC157 U5-2的3端，所述端子J2-2的3端经电阻R40-2连接电源VCC，所述切换开关74AHC157 U5-2的1端经电阻R41-2接地，所述切换开关 74AHC157U5-2的2端连接所述模数转换芯片ORXD端OR，所述切换开关 74AHC157 U5-2的5端与10端连接，电源VCC经R42-2连接所述切换开关 74AHC157 U5-2的6端和11端，所述切换开关74AHC157 U5-2的13端和14 端、15端相连接地，所述切换开关74AHC157 U5-2的输出端4连接R端，所述切换开关74AHC157 U5-2的输出端7连接所述模数转换芯片ITXD端IT。

所述HART电路包括AD5700解调器，所述AD5700解调器的CS端连接所述主控制芯片PIC24FJ64GA306 U7的23端，所述AD5700解调器的SCLK端连接所述主控制芯片PIC24FJ64GA306 U7的22端，所述AD5700解调器的DATA 端连接所述主控制芯片PIC24FJ64GA306 U7的21端，所述AD5700解调器的 OCD端连接所述主控制芯片PIC24FJ64GA306 U7的27端，所述AD5700解调器的RTS端连接所述主控制芯片PIC24FJ64GA306 U7的28端，所述AD5700 解调器的ITXD端连接IT端，所述AD5700解调器的ORXD端连接OR端。

所述AD5700解调器的DAC端经电阻R19-2连接所述运算放大器U6C的同相输入端10，所述运算放大器U6C的同相输入端10与电阻R19-2的公共端接电容C6-2的一端，电容C6-2另一端接模拟地。

所述AD5700解调器的VREF端连接运算放大器U6A同相输入端3、电阻 R22-2与电容C8-2的公共端为AVERF端。

所述AD5700解调器的AIN端连接所述端子J 4的1端24V+。

所述AD5700解调器的OTXA端经电容C11-2，电阻R29-2后连接电阻R31-2 与运算放大器U6B的同相输入端5的公共端。

所述V/I转换电路包括运算放大器U6B、U6C、三极管Q2、Q3，所述运算放大器U6C的反相输入端连接运算放大器U6C的输出端8，所述运算放大器 U6C的反相输入端与运算放大器U6C的输出端8的公共端经电阻R27-2后连接电阻R30-2，电阻R28-2，电容C12-2的公共端，电阻R30-2接电阻R31-2与电容C13-2的公共端，电容C12-2另一端接模拟地，电阻R28-2与电容C13-2 的公共端连接所述端子J4-2的2端24V-，电容C14-2一端接模拟地，电容C14-2 另一端接电阻R31-2与所述运算放大器U6B同相输入端5的公共端。

所述运算放大器U6B的反相输入端6经电容C15-2连接运算放大器U6B的输入端7，所述运算放大器U6B的反相输入端与电容C15-2公共端经电阻R32-2 接模拟地。

所述运算放大器U6B的输出端经电阻R33-2连接所述三极管Q2的基极，所述电阻R33-2与三极管Q2基极的公共端经电阻R34-2，电容C16-2分别连接所述三极管Q2的集电极、所述三极管Q3的集电极，所述三极管Q2的发射极连接所述三极管Q3的基极，三极管Q3的发射极经电阻R35-2接模拟地，所述三级管Q2的集电极与三极管Q3的集电极的公共端分别连接电容C17-2，二极管2的阴极，电容C17-2另一端分别连接模拟地和经电阻R36-2连接所述端子 J4-2的2端24V-。

所述电源电路包括运算放大器U6A、场效应管Q1-2、常闭开关D1，所述同相输入端12接模拟地，反相输入端13接输出端14。

所述运算放大器U6A的反相输入端2经电容C7-2连接运算放大器U6A的输出端经电阻R23-2连接场效应管Q1-2的漏极。

所述常闭开关D1的2端接模拟地，常闭开关D1的1端连接电容C8-2与电阻R22-2的公共端AVREF，电阻R21-2和电阻R24-2、稳压二极管D2、稳压二极管D3、电容C9-2的公共端接所述场效应管Q1-2的栅极，电容C9-2另一端和稳压二极管D2的阳极、稳压二极管D3的阳极、极性电容C21-2的阴极接模拟地，所述场效应管的源极接二极管3阴极，二极管2的阳极与二极管3的阳极形成的公共端接电阻R26-2与稳压二极管Z1、稳压二极管D5、稳压二极管 D6、所述芯片U1-2的1端GND的公共端，电阻R25-2与电阻R26-2的公共端连接稳压二极管Z1。

所述芯片U1-2的1端GND连接电容C10-2的一端，芯片U1-2的2与电阻 R25-2、稳压二极管Z1，稳压二极管D5，稳压二极管D6的公共端连接电容C10-2 的另一端，所述芯片U1-2的3端0V连接V-，所述芯片U1-2的4端V+连接 V+。

再进一步的技术方案是，所述信号输出电路包括HART芯片U3-3、DAC芯片U4-3，其中DAC芯片U4-3型号为DAC8551。

所述HART芯片U3-3的0端与HART芯片U3-3的24端连接，所述HART 芯片U3-3的0端与HART芯片U3-3的24端的公共端连接电阻R1-3与R4-3的公共端后接地，所述HART芯片U3-3的1端经电阻R1-3后接地，所述HART 芯片U3-3的3端经电阻R4-3后接地，所述HART芯片U3-3的5端经电阻R9-3 接地，所述HART芯片U3-3的6端接AD5700解调器OCD端，所述HART芯片U3-3的7端接AD5700解调器ITXD端，所述HART芯片U3-3的8端接 AD5700解调器RTS端和经电阻R10-3接VCC，所述HART芯片U3-3的9端经电阻R11-3接地，所述HART芯片U3-3的10端接AD5700解调器ORXD端，所述HART芯片U3-3的11端接VCC，所述HART芯片U3-3的12端接地；所述HART芯片U3-3的13端经电容C27-3接模拟地，所述HART芯片U3-3的 14端接AD5700解调器ORXA端；所述HART芯片U3-3的15端经电容C26-3 接模拟地或经电阻R2-3、电阻R5-3接模拟地，所述HART芯片U3-3的17端经电容C24-3、电阻R3-3接AD5700解调器AIN端或经电容C24-3、电容C25-3 接模拟地；所述DAC芯片U4-3的1端接VCC，所述DAC芯片U4-3的2端接 AD5700解调器VREF端，所述DAC芯片U4-3的3端与DAC芯片U4-3的4 端连接后接AD5700解调器的DAC端，所述DAC芯片U4-3的5端接AD5700 解调器的CS端，所述DAC芯片U4-3的6端接AD5700解调器的SCLK端，所述DAC芯片U4-375端接AD5700解调器的DATA端，DAC芯片U4-3的8端接地。

本实用新型的有益效果：针对核工业防辐射的需求，通过对壳体结构进行设计，对压差变送器的检测、信号处理、信号输出几大部分进行分区，并对应设定腔室进行电路布置。通过多级电路处理完成了对信号的检测、转换、输出。同时针对核级要求，预留防辐照的控制电路板腔室，用于安装防辐照的铅盒。功能分区，设计精密，密封效果好。

附图说明

图1是智能压力变送器壳体立体结构示意图；

图2是智能压力变送器壳体前视图；

图3是图2中A-A剖视图；

图4是图2中B-B剖视图；

图5是智能压力变送器壳体上视图；

图6是图5中B-B剖视图；

图7是图5中D-D剖视图；

图8是图5中F-F剖视图；

图9是智能压力变送器内部安装示意图。

图10是信号转接电路图；

图10-A是图10的局部放大图；

图10-B是图10的局部放大图；

图10-C是图10的局部放大图；

图10-D是图10的局部放大图；

图10-E是图10的局部放大图；

图10-F是图10的局部放大图；

图11是智能压力变送器的主控制电路图；

图11-A是图11的局部放大图一；

图11-B是图11的局部放大图二；

图11-C是图11的局部放大图三；

图11-D是图11的局部放大图四；

图11-F是图11的局部放大图六；

图11-G是图11的局部放大图七；

图12是智能压力变送器的信号输出电路图；

图12-A是图12的局部放大图一；

图12-B是图12的局部放大图二；

图13是智能压力变送器电路框架图；

具体实施方式

下面结合附图对本实用新型的具体实施方式以及工作原理作进一步详细说明。

一种智能压力变送器，结合图1可以看出，包括检测端壳体C、与检测端壳体C连接的电控壳体B，所述电控壳体B上连接有信号连接端头A；

所述检测端壳体C内部形成传感器空腔，在本实施例中，结合图3可以看出，所述检测端壳体C上开有两个检测孔4，该检测孔4与所述传感器空腔相通；

结合图3和图1可以看出，所述铅盒内部形成电路板腔室，该表头下防护板8上开有检测信号输入孔，该检测信号输入孔19与所述传感器空腔相通；所述电路板腔室侧壁上还开有信号输出孔19，所述信号连接端头A设置在所述信号连接端头A处。所述检测端壳体B包括三通焊接套21，该三通焊接套21端部均设置有套盖18，两个套盖18上分别开有一个所述检测孔4，两个检测孔4 对称设置；在本实施例中，两个套盖18经螺柱将三通焊接套21夹持在中间，套盖18上的检测孔4与三通焊接套21内部相通。所述电控壳体B的检测信号输入孔19处的壳壁沿检测信号输入孔的延伸方向周向向外凸出形成呈环状的传感器连接部，该传感器连接部与所述三通焊接套21的垂直端部连接，并在所述三通焊接套21的垂直端部围成第二转接电路板腔室5。第二转接电路板腔室5 安装有转接电路板。所述检测孔4孔壁朝所述传感器空腔内延伸形成一圈密封挡条，该密封挡条与所述三通焊接套21围成密封槽。

结合图4可以看出，所述电控壳体B包括的表头壳筒2和设置该在表头壳筒2端部的壳体端盖1，所述表头壳筒2内部包括所述表头上防护板7，表头内防护筒6，表头内支撑筒9，表头下防护板8，表头内支撑筒9。

结合图3和图4可以看出，所述检测信号输入孔开设在所述表头下防护板8 上。所述壳体端盖1安装在所述表头壳筒2端部。所述表头上防护板7覆盖面上沿轴向向外形成一圈凸环。所述信号输出孔19开设在所述第二转接电路板腔室对应的所述表头壳筒2的筒壁上。

结合图3和图5可以看出，所述信号连接端头A包括依次连接在航空插座底座22、连接器插座23和连接器插头24；所述航空插座底座22底部与所述信号输出孔19对接。所述信号输出孔19处的壳壁沿信号输出孔的延伸方向周向向外凸出形成呈环状的信号输出连接部；所述信号输出孔19连接第二转接电路板腔室5和呈环状的信号输出连接部；所述信号输出连接部与所述航空插座底座22连接。

结合图10及图10-A到图10-F、图11及图7-A到图7-D以及图11-F、图 11-G；图12及图12-A到图12-B可以看出，信号转换电路包括解调电路、电流- 电压转换电路、振荡控制电路、电源基准电路、AD转换电路、数字隔离电路。

传感器连接解调电路包括L端、H端，L端经电容C12-1连接串联二极管 D03-1的阳极，D03-1阴极依次经电容C3-1后与电容C4-1一端连接，电容C4-1 另一端连接串联二极管D04-1的阳极，D04-1的阴极经电容C13-1作为H端，电容C13-1与串联二极管D04-1公共端连接串联二极管D02-1阳极，串联二极管D02-1阴极连接串联二极管D01-1阳极，串联二极管D01阴-1极连接串联二极管D03-1、电容C12-1的公共端；电容C4-1与串联二极管D04-1阳极公共端与第三耦合电感T1C的一端连接，电容C3-1与电容C4-1公共端与第二耦合电感T1B一端连接，串联二极管D03-1与电容C3-1公共端形成第一输出端；

第一耦合电感T1A、第二耦合电感T1B和第三耦合电感T1C；该第一耦合电感T1A、第二耦合电感T1B和第三耦合电感T1C采用同名端相连；第一耦合电感T1A的一端和第二耦合电感T1B一端间连接有第三电容C3-1，第一耦合电感T1A的一端与串联二极管D03-1阳极连接；第二耦合电感T1B的一端和第三耦合电感T1C的一端间连接有第四电容C4-1；第一耦合电感TIA两端并联电容 C2-1；第一耦合电感T1A的另一端连接电阻R2-1一端；该电阻R2-1另一端连接串联二极管D05-1的阳极，第一耦合电感T1A的一端经电容C1-1与串联二极管D05-1的中两个二极管的公共端连接；串联二极管D05-1并联电阻R1-1，电阻R5-1的一端接串联二极管D05-1阴极与电阻R1-1公共端处，电阻R5-1另一端接第三耦合电感T1C的另一端，电阻R5-1与第三耦合电感T1C的公共端还与极性电容C17-1正极相连；极性电容C17-1负极与第一耦合电感T1A另一端连接；

振荡控制电路包括运算放大器U2D、三极管Q1-1，第一耦合电感T1A与极性电容C17-1负极公共端连接运算放大器U2D同相输入端12，第三耦合电感T1C 的另一端与运算放大器U2D反相输入端13连通，运算放大器U2D的反相输入端13和输出端14之间还接有电容C11-1；三极管Q1-1的基极经电阻R4-1接电源，三极管Q1的基极和电阻R4-1的公共端连接电容C15-1的一端；三极管Q1发射极接第四耦合电感T1D的一端；该第四耦合电感T1D另一端与电容C15-1的另一端连接，且其公共端经电阻R11-1连接运算放大器U2D输出端14；三极管Q1的集电极经第五耦合电感T1E接电源，三极管Q1-1集电极与三极管Q1-1发射极之间接有电容C16-1，

极性电容C17-1正极连接电阻R6-1与电阻R12-1的公共端，运算放大器U2D同相输入端12与极性电容C17-1负极公共端连接电阻R7-1与电阻R13-1的公共端，电阻R6-1与电阻R7-1另一公共端连接电源VCC，电阻R12-1与电阻R13-1 另一公共端接地；

电流-电压电路包括运算放大器U2C、运算放大器U2A，运算放大器U2C反相输入端9与第二耦合电感T1B另一端连接；运算放大器U2C的输出端8分别经电阻R3-1、电容C7-1连接运算放大器U2C的反相输入端9，电容C7-1与电阻R3-1公共端经电容C6-1接电源，运算放大器U2C输出端8经电阻R10-1、电容C14-1接地，电容C14-1与电阻R10-1的公共端连接运算放大器U2A的同相输入端3，运算放大器U2A反相输入端2连接运算放大器U2A输出端1，运算放大器U2A输出端1还连接电容C25-1一端，电容C25-1另一端接地；

电源基准电路包括电压基准芯片U3-1、运算放大器U2B，电压基准芯片U3-1 使能端3与电压基准芯片U3-1输入端4接电源V+；电压基准芯片U3-1接地端 1GND_S与接地端2GND_F接地，电压基准芯片U3-1接地端2GND_F还经电容C26-1 连接正电源V+，电压基准芯片U3-1的输出端5OUT_S与输出端6OUT_F连接后形成公共端REFOUT，该公共端REFOUT经电容C22-1接地，该公共端REFOUT还经与电阻R9-1、电阻R8-1接地，电阻R8-1两端并联有电容C8-1，电阻R9-1与电阻R8-1公共端连接运算放大器U2B的同相输入端5；运算放大器U2B反相输入端6与运算放大器U2B输出端7、运算放大器U2C同相输入端10连接，形成公共端VREF/IN-，该公共端VREF/IN-接极性电容C23-1正极，极性电容C23-1 另一端接地，电容C24-1与极性电容C23-1并联；

AD转换电路包括AD转换芯片U5-1，AD转换芯片U5-1型号为AD7124-4；运算放大器U2A输出端1与AD转换芯片U5-1输入端8IN+连接，AD转换芯片U5-1 的9端和12端连接后与VERF/IN-连接；AD转换芯片U5-1的6端接电源VCC； AD转换芯片U5-1的5端经电容C27-1与7端连接后接地；AD转换芯片U5-1的 4端接AD CS；AD转换芯片U5-1的1端接AD MOSI；AD转换芯片U5-1的2端接 AD SCK；AD转换芯片U5-1的24端接AD MISO；AD转换芯片U5-1的23端经电阻R15-1与22端连接后接电源VCC；AD转换芯片U5-1的21端经电阻R14-1与 20端经电容C28-1与19端连接后接地；AD转换芯片U5-1的18端经电阻R21-1 作为REFOUT；AD转换芯片U5-1的16端与15端的公共端接PT1，AD转换芯片 U5-1的16端与15端的公共端经电阻R22-1与17端连接后再接地；AD转换芯片U5-1的14端接PT2，AD转换芯片U5-1的13端接地；

数字隔离包括数字隔离器U4-1、端子J1-1，数字隔离器U4-1的型号为 ADUM1441,数字隔离器U4-1的1端接电源VCC1，数字隔离器U4-1的7端接电源 VCC1，该数字隔离器U4-1的7端与端子J1-1的8端VCC1相连，数字隔离器U4-1 的1端与数字隔离器U4-1的7端经电容C21-1接地，数字隔离器U4-1的8端、 2端接地；数字隔离器U4-1的2端与数字隔离器U4-1的8端形成的公共端与端子J1-1的7端GND1连接，数字隔离器U4-1的3端与端子J1-1的3端SSI连接；数字隔离器U4-1的4端与端子J1-1的4端SDI连接；数字隔离器U4-1的 5端与端子J1-1的6端SCK连接，数字隔离器U4-1的6端与端子的5端SDO连接；数字隔离器U4-1的16端、10端接电源VCC2；数字隔离器U4-1的15端、 9端接地；数字隔离器U4-1的14端经电阻R17-1接AD转换芯片U5-1的AD CS 端，数字隔离器U4-1的13端经电阻R18-1接AD转换芯片U5-1的AD MOSI端；数字隔离器U4-1的14端经电阻R19-1接AD转换芯片U5-1的AD SCK端，数字隔离器U4-1的11端经电阻R20-1接AD转换芯片U5-1的AD MISO端。

主控制电路包括主控制芯片PIC24FJ64GA306 U7、调试接口电路、HART 电路、接口切换电路、V/I转换电路、电源电路、端子J1-2、端子J2-2、端子J3-2、端子J4-2、接口U5-2、AD5700解调器、芯片U2-2、端运算放大器U6A、运算放大器U6B、运算放大器U6C、三极管Q2、三极管Q3、场效应管Q1-2、芯片 U1-2、常闭开关D1。

主控制芯片PIC24FJ64GA306 U7包括64个引脚，端子J3-2与信号转换电路中的端子J1-1连接，其中端子J3-2的3端与主控制芯片PIC24FJ64GA306 U7 的46端连接，端子J3-2的4端与主控制芯片PIC24FJ64GA306 U7的45端连接，端子J3-2的5端与主控制芯片PIC24FJ64GA306 U7的44端连接，端子J3-2的 6端主控制芯片PIC24FJ64GA306 U7的43端连接。

主控制芯片PIC24FJ64GA306 U7的56端经极性电容C20-2接地；

主控制芯片PIC24FJ64GA306 U7的19端经电容C5-2后接主控制芯U7的 20端，25端后接地。

主控制芯片PIC24FJ64GA306 U7的31端连接R端。

主控制芯片PIC24FJ64GA306 U7的32端连接T端。

调试接口电路，包括端子J1-2，端子J1-2的1端经电阻R15连接主控制芯片PIC24FJ64GA306 U7的7端，端子J1-2的1端还经电容C3-2与端子J1-2的 3端GND的公共端连接主控制芯片PIC24FJ64GA306 U7的9端。

端子J1-2的1端经电阻R14-2与端子J1-2的2端VCC的公共端连接主控制芯片PIC24FJ64GA306的10端，端子J1-2的1端经电阻R14-2与端子J1-2 的2端VCC的公共端还经电容C4-2连接主控制芯片PIC24FJ64GA306的9端，端子J1-2的1端经电阻R14-2与端子J1-2的2端VCC的公共端还与主控制芯片PIC24FJ64GA306 U7的27端和主控制芯片PIC24FJ64GA306 U7的38端连接。

端子J1-2的4端连接主控制芯片PIC24FJ64GA306 U7的16端，端子J1-2 的5端连接主控制芯片PIC24FJ64GA306 U7的15端。

接口切换电路包括切换开关74AHC157 U5-2，端子J2-2的1端经电阻R37-2 连接主控制芯片PIC24FJ64GA306 U7的30端或切换开关74AHC157 U5-2的1 端，端子J2-2的2端经电阻R38-2连接切换开关74AHC157 U5-2的输出端9，端子J2-2的3端经电阻R R39-2连接切换开关74AHC157 U5-2的3端，端子J2-2 的3端经电阻R40-2连接电源VCC，切换开关74AHC157 U5-2的1端经电阻 R41-2接地，切换开关74AHC157 U5-2的2端连接模数转换芯片ORXD端OR，切换开关74AHC157 U5-2的5端与10端连接，电源VCC经R42-2连接切换开关74AHC157 U5-2的6端和11端，切换开关74AHC157 U5-2的13端和14端、 15端相连接地，切换开关74AHC157 U5-2的输出端4连接R端，切换开关 74AHC157 U5-2的输出端7连接模数转换芯片ITXD端IT。

HART电路包括AD5700解调器，AD5700解调器的CS端连接主控制芯片PIC24FJ64GA306 U7的23端，AD5700解调器的SCLK端连接主控制芯片 PIC24FJ64GA306 U7的22端，AD5700解调器的DATA端连接主控制芯片 PIC24FJ64GA306 U7的21端，AD5700解调器的OCD端连接主控制芯片 PIC24FJ64GA306 U7的27端，AD5700解调器的RTS端连接主控制芯片 PIC24FJ64GA306 U7的28端，AD5700解调器的ITXD端连接IT端，AD5700 解调器的ORXD端连接OR端。

AD5700解调器的DAC端经电阻R19-2连接运算放大器U6C的同相输入端 10，运算放大器U6C的同相输入端10与电阻R19-2的公共端接电容C6-2的一端，电容C6-2另一端接模拟地。

AD5700解调器的VREF端连接运算放大器U6A同相输入端3、电阻R22-2 与电容C8-2的公共端为AVERF端。

AD5700解调器的AIN端连接端子J 4的1端24V+。

AD5700解调器的OTXA端经电容C11-2，电阻R29-2后连接电阻R31-2与运算放大器U6B的同相输入端5的公共端。

V/I转换电路包括运算放大器U6B、U6C、三极管Q2、Q3，运算放大器U6C 的反相输入端连接运算放大器U6C的输出端8，运算放大器U6C的反相输入端与运算放大器U6C的输出端8的公共端经电阻R27-2后连接电阻R30-2，电阻 R28-2，电容C12-2的公共端，电阻R30-2接电阻R31-2与电容C13-2的公共端，电容C12-2另一端接模拟地，电阻R28-2与电容C13-2的公共端连接端子 J4-2的2端24V-，电容C14-2一端接模拟地，电容C14-2另一端接电阻R31-2与运算放大器U6B同相输入端5的公共端。

运算放大器U6B的反相输入端6经电容C15-2连接运算放大器U6B的输入端7，运算放大器U6B的反相输入端与电容C15-2公共端经电阻R32-2接模拟地。

运算放大器U6B的输出端经电阻R33-2连接三极管Q2的基极，电阻R33-2 与三极管Q2基极的公共端经电阻R34-2，电容C16-2分别连接三极管Q2的集电极、三极管Q3的集电极，三极管Q2的发射极连接三极管Q3的基极，三极管Q3的发射极经电阻R35-2接模拟地，三级管Q2的集电极与三极管Q3的集电极的公共端分别连接电容C17-2，二极管2的阴极，电容C17-2另一端分别连接模拟地和经电阻R36-2连接端子J4-2的2端24V-。

电源电路包括运算放大器U6A、场效应管Q1-2、常闭开关D1，同相输入端12接模拟地，反相输入端13接输出端14；

运算放大器U6A的反相输入端2经电容C7-2连接运算放大器U6A的输出端经电阻R23-2连接场效应管Q1-2的漏极。

常闭开关D1的2端接模拟地，常闭开关D1的1端连接电容C8-2与电阻 R22-2的公共端AVREF，电阻R21-2和电阻R24-2、稳压二极管D2、稳压二极管D3、电容C9-2的公共端接场效应管Q1-2的栅极，电容C9-2另一端和稳压二极管D2的阳极、稳压二极管D3的阳极、极性电容C21-2的阴极接模拟地，场效应管的源极接二极管3阴极，二极管2的阳极与二极管3的阳极形成的公共端接电阻R26-2与稳压二极管Z1、稳压二极管D5、稳压二极管D6、芯片U1-2 的1端GND的公共端，电阻R25-2与电阻R26-2的公共端连接稳压二极管Z1。

芯片U1-2的1端GND连接电容C10-2的一端，芯片U1-2的2与电阻R25-2、稳压二极管Z1，稳压二极管D5，稳压二极管D6的公共端连接电容C10-2的另一端，芯片U1-2的3端0V连接V-，芯片U1-2的4端V+连接V+。

信号输出电路包括HART芯片U3-3、DAC芯片U4-3，其中DAC芯片U4-3 型号为DAC8551；

HART芯片U3-3的0端与HART芯片U3-3的24端连接，HART芯片U3-3 的0端与HART芯片U3-3的24端的公共端连接电阻R1-3与R4-3的公共端后接地，HART芯片U3-3的1端经电阻R1-3后接地，HART芯片U3-3的3端经电阻R4-3后接地，HART芯片U3-3的5端经电阻R9-3接地，HART芯片U3-3 的6端接AD5700解调器OCD端，HART芯片U3-3的7端接AD5700解调器 ITXD端，HART芯片U3-3的8端接AD5700解调器RTS端和经电阻R10-3接 VCC，HART芯片U3-3的9端经电阻R11-3接地，HART芯片U3-3的10端接 AD5700解调器ORXD端，HART芯片U3-3的11端接VCC，HART芯片U3-3 的12端接地；HART芯片U3-3的13端经电容C27-3接模拟地，HART芯片U3-3 的14端接AD5700解调器ORXA端；HART芯片U3-3的15端经电容C26-3接模拟地或经电阻R2-3、电阻R5-3接模拟地，HART芯片U3-3的17端经电容 C24-3、电阻R3-3接AD5700解调器AIN端或经电容C24-3、电容C25-3接模拟地；DAC芯片U4-3的1端接VCC，DAC芯片U4-3的2端接AD5700解调器VREF端，DAC芯片U4-3的3端与DAC芯片U4-3的4端连接后接AD5700 解调器的DAC端，DAC芯片U4-3的5端接AD5700解调器的CS端，DAC芯片U4-3的6端接AD5700解调器的SCLK端，DAC芯片U4-375端接AD5700 解调器的DATA端，DAC芯片U4-3的8端接地。

Claims (9)

1.一种智能压力变送器，包括检测端壳体(C)、电控壳体(B)、信号连接端头(A)，其中电控壳体(B)为柱状体，电控壳体(B)的侧壁安装有所述信号连接端头(A)，柱状体的一端设有壳体端盖(1)，其特征在于：柱状体另一端经传感器连接部安装有所述检测端壳体(C)；

所述电控壳体(B)内设置有主电路板腔室(10)，该主电路板腔室(10)经壳体端盖(1)封闭在电控壳体(B)内，三通焊接套(21)连接电控壳体(B)和检测端壳体(C)，所述三通焊接套(21)内开有信号线过孔，该信号线过孔一端与所述检测端壳体(C)相通，另一端与电控壳体(B)内的线束孔(12)相通，该线束孔(12)与所述主电路板腔室(10)相通；

所述电控壳体(B)内还设有第二转接电路板腔室(5)，该第二转接电路板腔室(5)经所述电控壳体(B)侧壁上的信号输出孔(19)与所述信号连接端头(A)相通；

所述检测端壳体(C)中安装有传感器，所述检测端壳体(C)设置有检测孔(4)和信号转换电路，信号转换电路的检测信号线束依次经信号线过孔，线束孔(12)、输入线路防辐照密道、过孔与主电路板(32)连接，所述主电路板(32)设置有主控制电路；

所述主电路板上的通信线束经输出线路防辐照密道与第二转接电路板腔室(5)中的第二转接电路板(33)连接，所述第二转接电路板(33)设置有信号输出电路。

2.根据权利要求1所述的智能压力变送器，其特征在于：所述主电路板腔室(10)、线束孔(12)和信号线过孔位于所述电控壳体(B)的柱体中轴线上，其中主电路板腔室(10)的直径大于所述线束孔(12)的直径，该线束孔(12)四周的所述电控壳体(B)内设置有至少一个第二转接电路板腔室(5)。

3.根据权利要求1所述的智能压力变送器，其特征在于：所述电控壳体(B)包括壳体端盖(1)、表头壳筒(2)、表筒底板(3)；

所述表筒底板(3)朝向所述检测端壳体(C)，并封闭住所述第二转接电路板腔室(5)，所述表筒底板(3)面板上开设有传感器连接部过孔。

4.根据权利要求3所述的智能压力变送器，其特征在于：所述电控壳体(B)中安装有铅盒，所述铅盒包括盲筒状的表头防护筒(6)，该表头防护筒(6)的下底面设置有表头下防护板(8)，表头防护筒(6)的内壁设置有一圈表头内支撑筒(9)，表头防护筒(6)的开口端设置有表头上防护板(7)；

所述表头防护筒(6)的下底开有第二过孔(13)，该第二过孔(13)正对所述表头下防护板(8)的防护面上第一凹槽的一端，该第一凹槽的另一端延伸至表头下防护板(8)的第一过孔(14)，该第一过孔(14)与所述线束孔(12)相通；所述第一过孔(14)、第一凹槽、第二过孔(13)形成变送器输入线路防辐照密道；

所述表头防护筒(6)筒底部开有第四过孔(15)，该第四过孔(15)正对所述表头下防护板(8)的防护面上的第二凹槽的中心端，该第二凹槽的底部开有至少一个第三过孔(16)，第三过孔分别位于第二凹槽的两端，该第三过孔(16)与第一转接电路板腔室相通，该第四过孔(15)正对所述第二凹槽且与所述第三过孔(16)交错设置；所述第四过孔(15)、第二凹槽、第三过孔(16)变送器输出线路防辐照密道；

所述表头下防护板(8)、表头防护筒(6)和表头上防护板(7)均采用铅材料。

5.根据权利要求4所述的智能压力变送器，其特征在于：所述检测端壳体(C)包括三通焊接套(21)，该三通焊接套(21)正对的两个端部均设置有套盖(18)，两个套盖(18)上分别开有一个所述检测孔(4)，两个检测孔(4)对称设置；

所述电控壳体(B)的传感器连接部与所述三通焊接套(21)的垂直端部连接，并在所述三通焊接套(21)的垂直端部围成第一转接电路板腔室(20)；所述第一转接电路板腔室(20)内置有第一转接电路板(31)，该第一转接电路板(31)设置有信号转换电路。

6.根据权利要求5所述的智能压力变送器，其特征在于：所述信号输出孔(19)开设在所述第一转接电路板腔室(20)对应的所述表头壳筒(2)的侧壁上，信号输出孔(19)与信号连接接头相通；

所述信号连接端头(A)包括依次连接的航空插座底座(22)、连接器插座(23)和连接器插头(24)。

7.根据权利要求1所述的智能压力变送器，其特征在于：所述信号转换电路包括解调电路、电流-电压转换电路、振荡控制电路、电源基准电路、AD转换电路、数字隔离电路；

所述传感器连接解调电路包括L端、H端，所述L端经电容C12-1连接串联二极管D03-1的阳极，D03-1阴极依次经电容C3-1后与电容C4-1一端连接，所述电容C4-1另一端连接串联二极管D04-1的阳极，D04-1的阴极经电容C13-1作为所述H端，所述电容C13-1与串联二极管D04-1公共端连接串联二极管D02-1阳极，串联二极管D02-1阴极连接串联二极管D01-1阳极，串联二极管D01阴-1极连接串联二极管D03-1、电容C12-1的公共端；所述电容C4-1与串联二极管D04-1阳极公共端与第三耦合电感T1C的一端连接，所述电容C3-1与电容C4-1公共端与第二耦合电感T1B一端连接，串联二极管D03-1与电容C3-1公共端形成第一输出端；

所述解调电路中还包含第一耦合电感T1A、第二耦合电感T1B和第三耦合电感T1C；该第一耦合电感T1A、第二耦合电感T1B和第三耦合电感T1C采用同名端相连；所述第一耦合电感T1A的一端和第二耦合电感T1B一端间连接有第三电容C3-1，所述第一耦合电感T1A的一端与串联二极管D03-1阳极连接；所述第二耦合电感T1B的一端和第三耦合电感T1C的一端间连接有第四电容C4-1；所述第一耦合电感TIA两端并联电容C2-1；所述第一耦合电感T1A的另一端连接电阻R2-1一端；该电阻R2-1另一端连接串联二极管D05-1的阳极，第一耦合电感T1A的一端经电容C1-1与串联二极管D05-1的中两个二极管的公共端连接；所述串联二极管D05-1并联电阻R1-1，所述电阻R5-1的一端接串联二极管D05-1阴极与电阻R1-1公共端处，电阻R5-1另一端接第三耦合电感T1C的另一端，电阻R5-1与第三耦合电感T1C的公共端还与极性电容C17-1正极相连；极性电容C17-1负极与所述第一耦合电感T1A另一端连接；

所述振荡控制电路包括运算放大器U2D、三极管Q1-1，所述第一耦合电感T1A与极性电容C17-1负极公共端连接所述运算放大器U2D同相输入端12，所述第三耦合电感T1C的另一端与运算放大器U2D反相输入端13连通，所述运算放大器U2D的反相输入端13和输出端14之间还接有电容C11-1；所述三极管Q1-1的基极经电阻R4-1接电源，所述三极管Q1的基极和电阻R4-1的公共端连接电容C15-1的一端；所述三极管Q1发射极接第四耦合电感T1D的一端；该第四耦合电感T1D另一端与电容C15-1的另一端连接，且其公共端经电阻R11-1连接运算放大器U2D输出端14；所述三极管Q1的集电极经第五耦合电感T1E接电源，所述三极管Q1-1集电极与三极管Q1-1发射极之间接有电容C16-1，所述极性电容C17-1正极连接电阻R6-1与电阻R12-1的公共端，运算放大器U2D同相输入端12与极性电容C17-1负极公共端连接电阻R7-1与电阻R13-1的公共端，电阻R6-1与电阻R7-1另一公共端连接电源VCC，电阻R12-1与电阻R13-1另一公共端接地；

所述电流-电压电路包括运算放大器U2C、运算放大器U2A，所述运算放大器U2C反相输入端9与所述第二耦合电感T1B另一端连接；所述运算放大器U2C的输出端8分别经电阻R3-1、电容C7-1连接运算放大器U2C的反相输入端9，电容C7-1与电阻R3-1公共端经电容C6-1接电源，运算放大器U2C输出端8经电阻R10-1、电容C14-1接地，所述电容C14-1与电阻R10-1的公共端连接运算放大器U2A的同相输入端3，所述运算放大器U2A反相输入端2连接运算放大器U2A输出端1，所述运算放大器U2A输出端1还连接电容C25-1一端，电容C25-1另一端接地；

所述电源基准电路包括电压基准芯片U3-1、运算放大器U2B，所述电压基准芯片U3-1使能端3与所述电压基准芯片U3-1输入端4接电源V+；所述电压基准芯片U3-1接地端1GND_S与接地端2GND_F接地，所述电压基准芯片U3-1接地端2GND_F还经电容C26-1连接正电源V+，所述电压基准芯片U3-1的输出端5OUT_S与输出端6OUT_F连接后形成公共端REFOUT，该公共端REFOUT经电容C22-1接地，该公共端REFOUT还经与电阻R9-1、电阻R8-1接地，所述电阻R8-1两端并联有电容C8-1，所述电阻R9-1与电阻R8-1公共端连接运算放大器U2B的同相输入端5；所述运算放大器U2B反相输入端6与运算放大器U2B输出端7、所述运算放大器U2C同相输入端10连接，形成公共端VREF/IN-，该公共端VREF/IN-接极性电容C23-1正极，极性电容C23-1另一端接地，电容C24-1与极性电容C23-1并联；

所述AD转换电路包括AD转换芯片U5-1，AD转换芯片U5-1型号为AD7124-4；所述运算放大器U2A输出端1与所述AD转换芯片U5-1输入端8IN+连接，AD转换芯片U5-1的9端和12端连接后与VERF/IN-连接；所述AD转换芯片U5-1的6端接电源VCC；所述AD转换芯片U5-1的5端经电容C27-1与7端连接后接地；所述AD转换芯片U5-1的4端接AD CS；所述AD转换芯片U5-1的1端接AD MOSI；所述AD转换芯片U5-1的2端接AD SCK；所述AD转换芯片U5-1的24端接ADMISO；所述AD转换芯片U5-1的23端经电阻R15-1与22端连接后接电源VCC；所述AD转换芯片U5-1的21端经电阻R14-1与20端经电容C28-1与19端连接后接地；所述AD转换芯片U5-1的18端经电阻R21-1作为REFOUT；所述AD转换芯片U5-1的16端与15端的公共端接PT1，所述AD转换芯片U5-1的16端与15端的公共端经电阻R22-1与17端连接后再接地；所述AD转换芯片U5-1的14端接PT2，所述AD转换芯片U5-1的13端接地；

所述数字隔离包括数字隔离器U4-1、端子J1-1，所述数字隔离器U4-1的型号为ADUM1441,所述数字隔离器U4-1的1端接电源VCC1，所述数字隔离器U4-1的7端接电源VCC1，该数字隔离器U4-1的7端与所述端子J1-1的8端VCC1相连，所述数字隔离器U4-1的1端与数字隔离器U4-1的7端经电容C21-1接地，所述数字隔离器U4-1的8端、2端接地；所述数字隔离器U4-1的2端与数字隔离器U4-1的8端形成的公共端与端子J1-1的7端GND1连接，所述数字隔离器U4-1的3端与所述端子J1-1的3端SSI连接；所述数字隔离器U4-1的4端与所述端子J1-1的4端SDI连接；所述数字隔离器U4-1的5端与所述端子J1-1的6端SCK连接，所述数字隔离器U4-1的6端与所述端子的5端SDO连接；所述数字隔离器U4-1的16端、10端接电源VCC2；所述数字隔离器U4-1的15端、9端接地；所述数字隔离器U4-1的14端经电阻R17-1接所述AD转换芯片U5-1的AD CS端，所述数字隔离器U4-1的13端经电阻R18-1接所述AD转换芯片U5-1的AD MOSI端；所述数字隔离器U4-1的14端经电阻R19-1接所述AD转换芯片U5-1的AD SCK端，所述数字隔离器U4-1的11端经电阻R20-1接所述AD转换芯片U5-1的AD MISO端。

8.根据权利要求7所述的智能压力变送器，其特征在于：所述主控制电路包括主控制芯片U7、调试接口电路、HART电路、接口切换电路、V/I转换电路、电源电路、端子J1-2、端子J2-2、端子J3-2、端子J4-2、切换开关U5-2、芯片U2-2、运算放大器U6A、运算放大器U6B、运算放大器U6C、三极管Q2、三极管Q3、场效应管Q1-2、芯片U1-2、常闭开关D1；

所述主控制芯片U7包括64个引脚，所述端子J3-2与所述信号转换电路中的端子J1-1连接，其中所述端子J3-2的3端与主控制芯片U7的46端连接，所述端子J3-2的4端与主控制芯片U7的45端连接，所述端子J3-2的5端与主控制芯片U7的44端连接，所述端子J3-2的6端主控制芯片U7的43端连接；所述主控制芯片U7的31端作为R端；所述主控制芯片U7的32端作为T端；

所述调试接口电路中的所述端子J1-2的1端经电阻R15-2连接所述主控制芯片U7的7端，所述端子J1-2的1端连接主控制芯片U7的9端；该主控制芯片U7的9端经电容C3-2接所述端子J1-2的1端；所述主控制芯片U7的9端接所述端子J1-2的3端；所述端子J1-2的2端连接所述主控制芯片的10端，所述主控制芯片的10端经电容C4-4与所述主控制芯片U7的9端连接，所述端子J1-2的4端连接所述主控制芯片U7的16端，所述端子J1-2的5端连接所述主控制芯片U7的15端；

所述接口切换电路包括切换开关U5-2，所述端子J2-2的1端经电阻R37-2连接主控制芯片U7的30端和所述切换开关U5-2的1端，所述端子J2-2的2端经电阻R38-2连接切换开关U5-2的输出端9，所述端子J2-2的3端经电阻RR39-2连接切换开关U5-2的3端，所述端子J2-2的3端经电阻R40-2连接电源VCC，所述切换开关U5-2的1端经电阻R41-2接地，所述切换开关U5-2的2端连接所述HART电路中AD5700解调器的ORXD端OR，所述切换开关U5-2的5端与10端连接后与T端连接，所述切换开关U5-2的6端和11端经R42-2连接电源VCC，所述切换开关U5-2的13端和14端、15端接地，所述切换开关U5-2的输出端4连接R端，所述切换开关U5-2的输出端7连接所述HART电路中AD5700解调器ITXD端IT；

所述HART电路包括AD5700解调器，所述AD5700解调器的CS端连接所述主控制芯片U7的23端，所述AD5700解调器的SCLK端连接所述主控制芯片U7的22端，所述AD5700解调器的DATA端连接所述主控制芯片U7的21端，所述AD5700解调器的OCD端连接所述主控制芯片U7的27端，所述AD5700解调器的RTS端连接所述主控制芯片U7的28端，所述AD5700解调器的ITXD端连接所述切换开关U5的IT端，所述AD5700解调器的ORXD端连接所述切换开关U5的OR端；所述AD5700解调器的DAC端经电阻R19-2连接所述运算放大器U6C的同相输入端10，所述运算放大器U6C的同相输入端10与电阻R19-2的公共端经电容C6-2接模拟地；所述AD5700解调器的AIN端连接所述端子J4-2的1端24V+；

所述V/I转换电路包括运算放大器U6B、U6C、三极管Q2、三极管Q3，所述运算放大器U6C的反相输入端连接运算放大器U6C的输出端8，所述运算放大器U6C的输出端8经电阻R27-2、电阻R30-2、电阻R31-2与运算放大器U6B的同相输入端连接，所述电阻R27-2、电阻R30-2的公共端接模拟地；所述电阻R27-2、电阻R30-2的公共端经电阻R28-2与端子J4-2的24V-端连接，所述电阻R30-2、电阻R31-2的公共端经电容C13-2与端子J4-2的24V-端连接，所述运算放大器U6B的同相输经电阻R29-2、电容C11-2与所述AD5700解调器的OTXA端连接，所述运算放大器U6B的同相输经电容C14-2接模拟地，所述运算放大器U6B的反相输入端6经电容C15-2连接运算放大器U6B的输入端7，所述运算放大器U6B的反相输入端经电阻R32-2接模拟地；所述运算放大器U6B的输出端经电阻R33-2连接所述三极管Q2的基极，所述三极管Q2基极经电阻R34-2、电容C16-2分别连接所述三极管Q2的集电极、所述三极管Q3的集电极，所述三极管Q2的发射极连接所述三极管Q3的基极，所述三极管Q3的发射极经电阻R35-2接模拟地，所述三极管Q3的集电极经电容C17-2接模拟地，所述三极管Q3的集电极经电容C17-2、电阻R36-2所述端子J4-2的2端24V-；

所述电源电路包括运算放大器U6A、场效应管Q1-2、常闭开关D1，所述运算放大器U6A同相输入端连接所述AD5700解调器的VREF端，所述运算放大器U6A的反相输入端2经电容C7-2连接运算放大器U6A的输出端；所述运算放大器U6A的输出端经电阻R23-2连接场效应管Q1-2的栅极；所述运算放大器U6A的反相输入端还经R20-2接地，所述运算放大器U6A的反相输入端还经电阻R21-2、电阻R22-2、电容C8-2接地，所述电阻R22-2、电容C8-2公共端为AVERF端，所述运算放大器U6A同相输入端连接AVERF端，该AVERF端与常闭开关D1的1端连接，所述常闭开关D1的2端接模拟地，所述电阻R21-2、电阻R22-2公共端经电阻R24-2与极性电容C21-2阳极连接，所述极性电容C21-2阴极接模拟地；所述电阻R21-2、电阻R22-2公共端还分别与稳压二极管D2、稳压二极管D3阴极、电容C9-2一端连接；稳压二极管D2阳极、稳压二极管D3阳极、电容C9-2另一端均接地；所述电阻R21-2、电阻R22-2公共端接所述场效应管Q1-2的源极，所述场效应管Q1-2的漏极与反向串联二极管D4-2的一端阴极连接，所述反向串联二极管D4-2的另一端阴极与所述三极管Q3的集电极连接；所述反向串联二极管D4-2共阳极接电阻R26-2、稳压二极管Z1、稳压二极管D5、稳压二极管D6、所述芯片U1-2的1端GND的公共端，电阻R25-2与电阻R26-2的公共端连接稳压二极管Z1；所述芯片U1-2的1端GND连接电容C10-2的一端，芯片U1-2的2与电阻R25-2、稳压二极管Z1、稳压二极管D5、稳压二极管D6的公共端连接电容C10-2的另一端，所述芯片U1-2的3端0V连接V-，所述芯片U1-2的4端V+连接V+。

9.根据权利要求8所述的智能压力变送器，其特征在于：所述信号输出电路包括HART芯片U3-3、DAC芯片U4-3，其中DAC芯片U4-3型号为DAC8551；

所述HART芯片U3-3的0端与HART芯片U3-3的24端连接，所述HART芯片U3-3的0端与HART芯片U3-3的24端的公共端连接电阻R1-3与R4-3的公共端后接地，所述HART芯片U3-3的1端经电阻R1-3后接地，所述HART芯片U3-3的3端经电阻R4-3后接地，所述HART芯片U3-3的5端经电阻R9-3 接地，所述HART芯片U3-3的6端接AD5700解调器OCD端，所述HART芯片U3-3的7端接AD5700解调器ITXD端，所述HART芯片U3-3的8端接AD5700解调器RTS端和经电阻R10-3接VCC，所述HART芯片U3-3的9端经电阻R11-3接地，所述HART芯片U3-3的10端接AD5700解调器ORXD端，所述HART芯片U3-3的11端接VCC，所述HART芯片U3-3的12端接地；所述HART芯片U3-3的13端经电容C27-3接模拟地，所述HART芯片U3-3的14端接AD5700解调器ORXA端；所述HART芯片U3-3的15端经电容C26-3接模拟地或经电阻R2-3、电阻R5-3接模拟地，所述HART芯片U3-3的17端经电容C24-3、电阻R3-3接AD5700解调器AIN端或经电容C24-3、电容C25-3接模拟地；所述DAC芯片U4-3的1端接VCC，所述DAC芯片U4-3的2端接AD5700解调器VREF端，所述DAC芯片U4-3的3端与DAC芯片U4-3的4端连接后接AD5700解调器的DAC端，所述DAC芯片U4-3的5端接AD5700解调器的CS端，所述DAC芯片U4-3的6端接AD5700解调器的SCLK端，所述DAC芯片U4-375端接AD5700解调器的DATA端，DAC芯片U4-3的8端接地。

Images