CN215495006U - 一种i2c总线扩展系统 - Google Patents

Abstract

本实用新型公开了一种I2C总线扩展系统，包括：若干组芯片，每组芯片包括若干个具有不同地址的芯片，处理器，与各芯片采用I2C总线通信，且处理器输出对应不同组芯片的片选信号；若干个开关控制电路，其数量与所有芯片的数量相等，同组芯片对应的开关控制电路的控制端均连接同一片选信号，不同组芯片对应的开关控制电路的控制端分别连接不同的片选信号，每个开关控制电路的第一端连接I2C总线的时钟线，第二端连接对应芯片的串行时钟信号的端口，控制端用于控制I2C总线的时钟线和串行时钟信号的端口之间的连通或断开。本实用新型采用附加片选功能，极大扩展同条I2C总线的芯片挂载能力。

Description

一种I2C总线扩展系统

技术领域

本实用新型涉及通信技术领域，具体涉及一种I2C总线扩展系统。

背景技术

在通信行业中，随着用户数量和处理带宽的增加，对业务处理能力的要求也与日剧增。为了提高单板的集成度，需要在总线上同时挂载多个芯片进行并行处理。

为了实现在总线上同时挂载多个芯片进行并行处理，通常的做法是使用总线驱动电路实现总线扩展。若使用总线驱动电路则必需控制总线驱动电路上总线数据流的方向，这样导致双信号的传输控制电路复杂且总线传输有较大延迟，降低传输效率。

本背景技术所公开的上述信息仅仅用于增加对本申请背景技术的理解，因此，其可能包括不构成本领域普通技术人员已知的现有技术。

发明内容

本实用新型的目的在于提供一种I2C总线扩展系统，通过采用附加片选功能，极大扩展同条I2C总线的芯片挂载能力。

为实现上述实用新型的目的，本实用新型采用下述技术方案予以实现：

一种I2C总线扩展系统，其特征在于，包括：

若干组芯片，每组芯片包括若干个具有不同地址的芯片；

处理器，其与各芯片采用I2C总线通信，且所述处理器输出对应不同组芯片的片选信号；

若干个开关控制电路，其数量与所有芯片的数量相等，同组芯片对应的开关控制电路的控制端均连接同一片选信号，不同组芯片对应的开关控制电路的控制端分别连接不同的片选信号，每个开关控制电路的第一端连接I2C总线的时钟线，第二端连接对应芯片的串行时钟信号的端口，控制端用于控制所述I2C总线的时钟线和所述串行时钟信号的端口之间的连通或断开。

在本申请中，所述开关控制电路包括：

开关控制元件，其控制端与片选信号连接，所述开关控制元件的第一端连接所述I2C总线的时钟线，第二端连接所述串行时钟信号的端口。

在本申请中，所述开关控制元件为低电平导通的开关元件或高电平导通的开关元件。

在本申请中，在所述开关控制元件为低电平导通的开关元件时，所述开关控制元件为PNP三极管，PNP三极管的基极通过基极限流电阻与片选信号连接，发射极通过上拉电阻连接电源，集电极连接I2C总线的时钟线。

在本申请中，PNP三极管的基极和电源之间连接有电阻。

在本申请中，在所述开关控制元件为高电平导通的开关元件时，所述开关控制元件为NPN三极管，NPN三极管的基极通过基极限流电阻与片选信号连接，集电极通过上拉电阻连接电源，发射极连接I2C总线的时钟线。

在本申请中，NPN三极管的基极连接有下拉电阻。

在本申请中，所述处理器为单片机，所述I2C总线扩展系统还包括：译码器，其与所述单片机连接，且输出多个译码信号，各译码信号形成各片选信号。

在本申请中，所述I2C总线扩展系统包括：指示电路，其用于在选中某一组芯片时进行指示。

在本申请中，所述指示电路为声音指示电路、光指示电路或声光指示电路。

本申请涉及的I2C总线扩展系统，相比现有技术，具有如下优点和有益效果：

（1）若干组芯片中每组都具有一个片选信号，利用开关控制电路控制片选信号有效，以选择处理器通过I2C总线与某一组芯片I2C通信，再通过各自芯片的地址选择具体某个芯片通信，增加了I2C总线挂载芯片的数量，提升其挂载能力；

（2）开关控制电路简单易于实现，且控制逻辑简单，易于实现及维护。

结合附图阅读本实用新型的具体实施方式后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提出的I2C总线扩展系统一个实施例的结构图；

图2为本实用新型提出的I2C总线扩展系统中开关控制电路一实施例的电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下将结合附图和实施例，对本实用新型作进一步详细说明。

需要说明的是，在本实用新型的描述中，术语“内”、“外”、“上”、“下”、“左”、“右”、“前”、“后”等指示的方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示所述装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

传统上，一些I2C总线端口的可编程芯片，其地址引脚有限，当应用场景需要更多的该种芯片时，由于地址引脚的资源已用完，不能在同条I2C总线上挂载更多芯片，导致挂载能力受限。

为克服上述问题，本申请涉及一种I2C总线扩展系统，其采用附加片选信号，可以实现在同条I2C总线上进行挂载的芯片数量不受芯片本身地址资源限制，从而可以根据实际需要极大扩展单条I2C总线的挂载能力。

I2C总线扩展系统包括若干组芯片、处理器和若干个开关控制电路。

参考图1，示例性示出挂载的第一组芯片、......、第N组芯片。

每组芯片的数量可以一样或不一样，取决于实际应用需要。

每组芯片中的芯片的地址是不同的，这样，便于在选通某组芯片进行I2C通信时，能够根据地址进行具体选择通信。

假设每组芯片的数量为X个，则可以同时在单条I2C总线上挂载N*X个芯片。

图1中每组芯片仅示例性示出一个芯片，且每个芯片都具有用于I2C通信的串行时钟信号的端口SCL'和串行数据信号的端口SDA'。

每组芯片中每个芯片都对应设置有一个开关控制电路，因此，开关控制电路的数量与所有挂载在I2C总线上的芯片的数量是相等的。

图1中也仅对应示出与示例性芯片连接的开关控制电路。

处理器具有与I2C总线的时钟线直连的时钟线SCL、与数据线直连的数据线SDA、及对应N组芯片的片选信号CS1、CS2、......、CSi、......、CSN。

一组芯片中每个对应的开关控制电路的控制端都连接于同一个片选信号。

不同组芯片中的芯片对应的开关控制电路的控制端所连接的片选信号不同。

在处理器控制输出不同片选信号时，可控制接收该片选信号的对应某组芯片的所有开关控制电路导通，使得处理器的时钟线SCL和所挂载的所有芯片的串行时钟信号的端口SCL'连通，且数据线SDA和所挂载的所有芯片的串行数据信号的端口SDA'连通。

此后再根据该组芯片中所有芯片的地址，选择该组芯片中某个芯片与处理器进行I2C通信。

由此，实现扩展后多个芯片与处理器的I2C通信。

以第一组芯片中一个示例性的芯片和示例性的开关控制电路为例进行说明。

开关控制电路由开关控制元件、电阻等器件搭建而成。

开关控制电路的控制端即为开关控制元件的控制端。

在控制开关控制元件的控制端使开关控制元件导通时，即开关控制电路导通。

由于数据信号的传递是需要在提供时钟信号的情况下进行的，因此，在时钟信号正常的情况下，数据信号才会传输，如果没有时钟信号，传递数据信号的通路不会导通，数据信号无法传递。

若一直提供时钟信号，而传递数据信号的通路不导通，则对资源也是一种浪费。

因此，本申请中，参见图1，将所挂载的芯片的串行数据信号的端口SDA'与数据线SDA直接连通，而串行时钟信号的端口SCL'通过开关控制电路与时钟线SCL连接。

即，开关控制元件的控制端连接处理器的某一片选信号，第一端（输入端/输出端）连接时钟线SCL、第二端（输出端/输入端）连接芯片的串行时钟信号的端口SCL'。

开关控制元件可以为高电平导通的开关元件，即，开关控制元件的控制端在接收到高电平时，其第一端和第二端连通。

开关控制元件也可以为低电平导通的开关元件，即，开关控制元件的控制端在接收到低电平时，其第一端和第二端连通。

参见图2，其示出了一种开关控制电路的电路图。

图2示出的开关控制电路包括PNP三极管Q1、电阻R2、电阻R3和电阻R4。

PNP三极管Q1的基极通过电阻R2连接片选信号CSi（i=1,2,......N），发射极通过电阻R3连接电源VCC，集电极连接时钟线SCL。

芯片的串行时钟信号的端口SCL'连接电阻R3和三极管Q1的发射极之间的位置。

电阻R2用于限制流入PNP三极管Q1基极的电流，避免在CSi处输出的电平不稳定或高电平时避免烧毁Q1，保护PNP三极管Q1。

参见图2，PNP三极管Q1的基极和电源VCC之间连接一个上拉电阻R4。

电阻R4用于保证PNP三极管Q1的正常工作，防止三极管Q1受噪声信号的影响而产生误动作，使晶体管截止更可靠，且三极管Q1的基极不能出现悬空，当输入信号不确定时，增加电阻R4，将基极上拉至一个确定的高电平，防止出现误动作。

在片选信号CSi为低电平时，三极管Q1导通，时钟线SCL与串行时钟信号的端口SCL'连接，选通接收片选信号CSi的该组芯片。

此时数据线SDA始终与串行数据信号的端口SDA'保持连接。

此后，根据各芯片的不同地址，选择该组芯片中选中地址的芯片进行I2C通信。

在片选信号CSi为高电平时，三极管Q1截止，时钟线SCL与串行时钟信号的端口SCL'不连接，不会进行I2C通信。

I2C总线扩展系统还包括指示电路，如图2中虚线框示出的。

该指示电路可以用于在选中某一组芯片中的芯片进行I2C通信时，进行通信指示。

该指示电路可以为光指示电路、声音指示电路或声光指示电路。

参见图2，以光指示电路为例进行说明。

在本申请中，光指示电路包括串联的限流电阻R1和发光二极管LED1。

限流电阻R1一端连接VCC（+12V C），另一端连接发光二极管LED1的阳极，LED1的阴极连接片选信号CSi和电阻R2之间的连接位置。

在片选信号CSi为低电平时，LED1点亮，指示正在进行I2C通信。

替代地，可以将发光二极管LED1替换为蜂鸣器，形成声音指示电路。

其中蜂鸣器的正极端连接限流电阻R1的另一端，负极端连接片选信号CSi和电阻R2之间的连接位置。

在片选信号CSi为低电平时，蜂鸣器发出蜂鸣声，指示正在进行I2C通信。

替代地，可以设计与发光二极管LED1并联的蜂鸣器，以形成声光指示电路。

其中蜂鸣器的正极端和发光二极管LED1的阳极分别连接限流电阻R1的另一端，蜂鸣器的负极端和发光二极管LED1的阴极分别连接片选信号CSi和电阻R2之间的连接位置。

在片选信号CSi为低电平时，二极管LED1点亮，且蜂鸣器发出蜂鸣声，指示正在进行I2C通信。

在替代性实施例中，开关控制电路可以包括NPN三极管Q2、电阻R5、电阻R6和电阻R7。

NPN三极管Q2的基极通过电阻R5连接片选信号CSi（i=1,2,......N），集电极通过电阻R6连接电源VCC，发射极连接时钟线SCL。

芯片的串行时钟信号的端口SCL'连接电阻R6和三极管Q2的集电极之间的位置。

电阻R5用于限制流入NPN三极管Q2基极的电流，避免在CSi处输出的电平不稳定或高电平时避免烧毁Q2，保护NPN三极管Q2。

此外，NPN三极管Q2的基极和地之间连接一个电阻R7。

电阻R7用于保证NPN三极管Q2的正常工作，防止三极管Q2受噪声信号的影响而产生误动作，使晶体管截止更可靠，且三极管Q2的基极不能出现悬空，当输入信号不确定时，增加电阻R7，增加电阻R7，就能使有效接地，且能够在三极管Q2关断时通过电阻R7放电。

在片选信号CSi为高电平时，三极管Q2导通，时钟线SCL与串行时钟信号的端口SCL'连接，选通接收片选信号CSi的该组芯片。

此时数据线SDA始终与串行数据信号的端口SDA'保持连接。

此后，根据各芯片的不同地址，选择该组芯片中选中地址的芯片进行I2C通信。

在片选信号CSi为低电平时，三极管Q2截止，时钟线SCL与串行时钟信号的端口SCL'不连接，不会进行I2C通信。

此时，设计指示电路，可以用于在选中某一组芯片中的芯片进行I2C通信时，进行通信指示。

该指示电路也可以为光指示电路、声音指示电路或声光指示电路。

光指示电路包括串联的限流电阻R8和发光二极管LED2。

限流电阻R8一端连接地，另一端连接发光二极管LED2的阴极，LED2的阳极连接片选信号CSi和电阻R5之间的连接位置。

在片选信号CSi为高电平时，LED2点亮，指示正在进行I2C通信。

替代地，可以将发光二极管LED2替换为蜂鸣器，形成声音指示电路。

其中蜂鸣器的正极端连接片选信号CSi和电阻R5之间的连接位置，负极端连接限流电阻R8的另一端。

在片选信号CSi为高电平时，蜂鸣器发出蜂鸣声，指示正在进行I2C通信。

替代地，可以设计与发光二极管LED2并联的蜂鸣器，以形成声光指示电路。

其中蜂鸣器的正极端和发光二极管LED2的阳极分别连接片选信号CSi和电阻R5之间的连接位置，蜂鸣器的负极端和发光二极管LED2的阴极分别连接限流电阻R8的另一端。

在片选信号CSi为高电平时，二极管LED2点亮，且蜂鸣器发出蜂鸣声，指示正在进行I2C通信。

在本申请中，处理器采用单片机实现，为了提高所挂载芯片的能力，可以设计与单片机连接的译码器。

根据实际需要，译码器可以选择使用3-8译码器、4-16译码器、8-256译码器等。

采用译码器，可以不受限于处理器的地址引脚的数量，能够更大程度上扩展芯片的挂载数量。

若采用3（即A0~A2）-8（即Y0~Y7）译码器74LS138，输出是八个译码信号Y0~Y7，即，对应八个片选信号。

在单片机控制输出引脚A0A1A2电平时，在译码信号（例如Y0）为低电平时，可以控制接收Y0的开关控制电路导通，选通对应一组芯片；然后再根据该组芯片的不同地址进行I2C通信。

也可以采用两片74LS138实现4线/16线的译码器，这样可以挂载更多的芯片，而不受限于处理器的地址引脚的数量。

本申请的I2C总线扩展系统通过设计简单的开关控制电路，实现I2C总线的片选功能，极大扩展芯片挂载能力；电路简单易实现；且方便与现有软硬件兼容，易于实现及维护。

以上实施例仅用以说明本实用新型的技术方案，而非对其进行限制；尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的普通技术人员来说，依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本实用新型所要求保护的技术方案的精神和范围。

Claims (10)

1.一种I2C总线扩展系统，其特征在于，包括：

若干组芯片，每组芯片中包括若干个具有不同地址的芯片；

处理器，其与各芯片采用I2C总线通信，且所述处理器输出对应不同组芯片的片选信号；

若干个开关控制电路，其数量与所有芯片的数量相等，同组芯片对应的开关控制电路的控制端均连接同一片选信号，不同组芯片对应的开关控制电路的控制端分别连接不同的片选信号，每个开关控制电路的第一端连接所述I2C总线的时钟线，第二端连接对应芯片的串行时钟信号的端口，控制端用于控制所述I2C总线的时钟线和所述串行时钟信号的端口之间的连通或断开。

2.根据权利要求1所述的I2C总线扩展系统，其特征在于，所述开关控制电路包括：

开关控制元件，其控制端与片选信号连接，所述开关控制元件的第一端连接所述I2C总线的时钟线，第二端连接所述串行时钟信号的端口。

3.根据权利要求2所述的I2C总线扩展系统，其特征在于，所述开关控制元件为低电平导通的开关元件或高电平导通的开关元件。

4.根据权利要求3所述的I2C总线扩展系统，其特征在于，在所述开关控制元件为低电平导通的开关元件时，所述开关控制元件为PNP三极管，PNP三极管的基极通过基极限流电阻与片选信号连接，发射极通过上拉电阻连接电源，集电极连接I2C总线的时钟线。

5.根据权利要求4所述的I2C总线扩展系统，其特征在于，PNP三极管的基极和电源之间连接有电阻。

6.根据权利要求3所述的I2C总线扩展系统，其特征在于，在所述开关控制元件为高电平导通的开关元件时，所述开关控制元件为NPN三极管，NPN三极管的基极通过基极限流电阻与片选信号连接，集电极通过上拉电阻连接电源，发射极连接I2C总线的时钟线。

7.根据权利要求3所述的I2C总线扩展系统，其特征在于，NPN三极管的基极连接有下拉电阻。

8.根据权利要求1所述的I2C总线扩展系统，其特征在于，所述处理器为单片机，所述I2C总线扩展系统还包括：

译码器，其与所述单片机连接，且输出多个译码信号，各译码信号形成各片选信号。

9.根据权利要求1至8中任一项所述的I2C总线扩展系统，其特征在于，所述I2C总线扩展系统包括：

指示电路，其用于在选中某一组芯片时进行指示。

10.根据权利要求9所述的I2C总线扩展系统，其特征在于，所述指示电路为声音指示电路、光指示电路或声光指示电路。

Images