CN215181829U - 一种基于申威3231处理器的服务器主板 - Google Patents

Abstract

本实用新型公开了一种基于申威3231处理器的服务器主板，属于服务器领域，包括第一申威3231处理器、第二申威3231处理器、BMC卡、FPGA控制芯片，第一申威3231处理器和第二申威3231处理器通过DLI总线连接，第一申威3231处理器、第二申威3231处理器分别与FPGA控制芯片连接，BMC卡分别与第一申威3231处理器、第二申威3231处理器、FPGA控制芯片连接，第一申威3231处理器、第二申威3231处理器均直接向外引出PCIE接口单元，本实用新型在保证集成度的同时，实现对外部PCIE设备的扩展和应用，有效节约主板的空间，通过设计PCIE交叉开关，实现主板丰富的IO互联功能。

Description

一种基于申威3231处理器的服务器主板

技术领域

本实用新型涉及服务器领域，尤其涉及一种基于申威3231处理器的服务器主板。

背景技术

服务器一直是数据计算、交换和存储的核心产品，随着IT互联网的蓬勃发展，特别是大数据、云计算等技术的兴起，推动着服务器产业的快速发展，也催生着服务器行业的技术变革。设计一款高性能、高可靠性、具备资源整合能力的服务器产品已成为当前服务器行业的发展趋势。当前国内服务器产品在市场和技术领域长期处于国外巨头的垄断之下，产品技术形态上主要以国外X86架构的服务器为主，其市场占有率超过80％；部分采用国产处理器的服务器产品种类较少，性能普遍较低，主要面向低端服务器领域，不利于服务器的国产化进程。

当前国产服务器的国产处理器芯片普遍集成度较低，核心数主要集中在4核、8核、10核、16核等范围，工艺相对落后，产品整体性能较低，无法满足当前高性能、高吞吐率的应用需求。

为解决集成度低的问题，现有技术采用高性能双路或者多路服务器，但高性能双路或者多路服务器由于主板集成度高，元器件种类和数量多，空间占用较大，主板主要适配于3U、4U等机架式机箱或者塔式机箱等，服务器体积较大，小型化不足。

实用新型内容

本实用新型的目的在于克服现有技术中服务器体积较大、集成度低的问题，提供了一种基于申威3231处理器的服务器主板。

本实用新型的目的是通过以下技术方案来实现的：

提供一种基于申威3231处理器的服务器主板，所述服务器主板包括第一申威3231处理器、第二申威3231处理器、BMC卡、FPGA控制芯片；

所述第一申威3231处理器和第二申威3231处理器通过DLI总线连接，所述第一申威3231处理器、第二申威3231处理器分别通过DCOK接口与FPGA控制芯片连接，所述第一申威3231处理器还通过I2C接口与FPGA控制芯片连接，所述BMC卡分别与所述第一申威3231处理器、第二申威3231处理器、FPGA控制芯片连接；

所述第一申威3231处理器内部集成有第一内存控制器和第一PCIE控制器，所述第一内存控制器上连接有第一内存单元，所述第一PCIE控制器向外连接有第一PCIE接口单元和PCIE交叉开关；所述第二申威3231处理器内部集成有第二内存控制器和第二PCIE控制器，所述第二内存控制器上连接有第二内存单元，所述第二PCIE控制器向外连接有第二PCIE接口单元；所述第一内存单元和第二内存单元均包括多路内存插槽。

优选地，所述第一申威3231处理器内部集成有第一I2C接口、第一SPI总线接口、串口、LPC接口和第一JTAG接口，所述LPC接口和第一JTAG接口分别与所述BMC卡连接；所述第二申威3231处理器内部集成有第二I2C接口、第二SPI总线接口和第二JTAG接口；

所述第一JTAG接口还与所述第二JTAG接口连接，所述第一I2C接口外接温度传感器和RTC时钟，所述第二I2C接口接温度传感器；所述第一SPI总线接口通过第一交叉开关连接有第一FLASH芯片，第二SPI总线接口通过第二交叉开关连接有第二FLASH芯片，所述第一交叉开关、第二交叉开关均通过SPI总线与BMC卡连接；

所述串口和BMC卡分别引出一路UART全功能串口，两路UART全功能串口通过第三交叉开关连接。

优选地，所述BMC卡中设有标准SODIMM金手指接口。

优选地，第一内存控制器内部集成8个DDR4控制器，所述第一内存单元包括16路DDR4插槽，第二内存控制器内部集成8个DDR4控制器，所述第二内存单元包括16路DDR4插槽，每个DDR4控制器连接两路DDR4插槽。

优选地，所述第一PCIE接口单元包括1路PCIE4.0 x16接口、1路PCIE4.0x8接口和2路PCIE4.0 x4接口，所述第二PCIE接口单元包括1路PCIE4.0 x16接口、2路PCIE4.0 x8接口和2路PCIE4.0 x4接口，所述PCIE4.0 x8接口和PCIE4.0 x4接口为自定义接口。

优选地，所述PCIE交叉开关引出不同的接口。

优选地，所述PCIE交叉开关通过SATA控制器引出所述5路SATA3.0接口；PCIE交叉开关通过网络控制器引出4路RJ45千兆网络接口；PCIE交叉开关通过2片USB控制器引出6路USB3.0接口。

优选地，所述FPGA控制芯片分别通过I2C总线、控制总线与BMC卡连接。

优选地，所述BMC卡连接有风扇接口、维护网口、显示接口和I2C控制单元。

优选地，所述FPGA控制芯片连接有风扇接口。

优选地，所述BMC卡通过VGA扩展芯片引出2路VGA显示接口。

需要进一步说明的是，上述系统各选项对应的技术特征可以相互组合或替换构成新的技术方案。

与现有技术相比，本实用新型有益效果是：

(1)第一申威3231处理器和第二申威3231处理器通过DLI总线连接，实现两个处理器之间的互联通信，构建双路服务器系统，扩展了核心数量，提高集成度；所述第一内存单元和第二内存单元均包括多路内存插槽，扩充主板内存接口，扩大内存容量，芯片设计中全面提升了访存性能、IO带宽，并深度优化了均衡性能；第一申威3231处理器、第二申威3231处理器均直接向外引出PCIE接口单元，在保证集成度的同时，实现对外部PCIE设备的扩展和应用，有效节约主板的空间，通过设计PCIE交叉开关，实现主板丰富的IO互联功能。

(2)FPGA控制芯片分别与BMC卡、第一申威3231处理器、第二申威3231处理器连接，通过FPGA控制芯片实现对主板的电源管理和时序的控制，保障系统中各硬件子系统能可靠运行。

(3)BMC卡采用标准SODIMM金手指接口设计，采用自主研制的新一代BMC卡,实现对服务器主板的显示、在线监测和远程维护，BMC卡可拆卸安装在主板上，支持手动拆卸，方便升级和替换。

(4)主板通过2路处理器直接引出9路PCIE4.0接口，实现对外部PCIE设备的扩展和应用，所述PCIE4.0 x8接口和PCIE4.0 x4接口为自定义接口，自定义接口在保证应用正确性的同时，有效节约主板的空间。

(5)所有PCIE接口均与处理器直接互连，中间无任何隔离转发机制，无带宽瓶颈，可最大化的利用CPU资源，提升互联性能。

附图说明

图1为本实用新型实施例1的结构示意图；

图2为本实用新型实施例2的结构示意图；

图3为本实用新型实施例3的结构示意图；

图4为本实用新型实施例4的结构示意图；

图5为本实用新型实施例5的结构示意图。

具体实施方式

下面结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实用新型将第一申威3231处理器和第二申威3231处理器通过DLI总线连接，实现两个处理器之间的互联通信，构建双路服务器系统，扩展了核心数量，提高集成度，通过处理器外接第一内存单元和第二内存单元，扩充主板内存接口，扩大内存容量，芯片设计中全面提升了访存性能、IO带宽，并深度优化了均衡性能；同时直接向外引出PCIE接口单元，在保证集成度的同时，实现对外部PCIE设备的扩展和应用，有效节约主板的空间。

实施例1

在一示例性实施例中，如图1所示，提供一种基于申威3231处理器的服务器主板，所述服务器主板包括第一申威3231处理器、第二申威3231处理器、BMC卡、FPGA控制芯片；

所述第一申威3231处理器和第二申威3231处理器通过DLI总线连接，所述第一申威3231处理器、第二申威3231处理器分别通过DCOK接口与FPGA控制芯片连接，所述第一申威3231处理器还通过I2C接口与FPGA控制芯片连接，所述BMC卡分别与所述第一申威3231处理器、第二申威3231处理器、FPGA控制芯片连接；

所述第一申威3231处理器内部集成有第一内存控制器和第一PCIE控制器，所述第一内存控制器上连接有第一内存单元，所述第一PCIE控制器向外连接有第一PCIE接口单元和PCIE交叉开关；所述第二申威3231处理器内部集成有第二内存控制器和第二PCIE控制器，所述第二内存控制器上连接有第二内存单元，所述第二PCIE控制器向外连接有第二PCIE接口单元；所述第一内存单元和第二内存单元均包括多路内存插槽。

具体地，申威3231处理器采用64位字长架构，单芯片集成32个物理核心，工作频率最高可达2.2GHZ，集成40条PCIE4.0链路、8个DDR4的存储控制器，芯片设计中全面提升了访存性能、IO带宽，并深度优化了均衡性能，其单核浮点运算性能相较于上一代的SW1621提升了约1.5倍，多核浮点计算性能提升了约5倍。DCOK接口提供一个电源就绪的控制信号。

第一申威3231处理器和第二申威3231处理器通过内部DLI总线直连接口实现互联通信，构成双路CPU设计，扩展了核心数量，提高集成度，本主板采用双处理器互利设计，互联频率最高可达28GBPS，整板处理核心数量扩展为64核，并行计算能力相当于单CPU设计性能翻倍，主板SPEC2006分值为450分，可更好的满足中高端服务器的高负载性能需求。

进一步地，在保证机箱结构要求的条件下，可同时满足多个外围PCIE设备的扩展需求，如高性能显卡、磁盘阵列卡、网卡等，所有PCIE接口均与CPU直接互连，中间无任何隔离转发机制，无带宽瓶颈，可最大化的利用CPU资源，提升互联性能。

进一步地，所述第一内存单元和第二内存单元均包括多路内存插槽，扩充主板内存接口，扩大内存容量，第一申威3231处理器、第二申威3231处理器均直接向外引出PCIE接口单元，在保证集成度的同时，实现对外部PCIE设备的扩展和应用，有效节约主板的空间；通过在第一申威3231处理器上连接PCIE交叉开关，实现主板丰富的IO互联功能。

实施例2

基于实施例1，提供一种基于申威3231处理器的服务器主板，如图2所示，所述第一申威3231处理器内部集成有第一I2C接口、第一SPI总线接口、串口、LPC接口和第一JTAG接口，所述LPC接口和第一JTAG接口分别与所述BMC卡连接；所述第二申威3231处理器内部集成有第二I2C接口、第二SPI总线接口和第二JTAG接口；

所述第一JTAG接口还与所述第二JTAG接口连接，所述第一I2C接口外接温度传感器和RTC时钟，第二I2C接口均外接温度传感器，实现温度检测和时钟功能；所述第一SPI总线接口通过第一交叉开关连接有第一FLASH芯片，第二SPI总线接口通过第二交叉开关连接有第二FLASH芯片，实现CPU固件自动加载功能。

进一步地，BMC卡分别通过SPI总线控制第一交叉开关和第二交叉开关，实现对相应FLASH芯片的在线烧写功能。

所述串口和BMC卡分别引出一路UART全功能串口，两路UART全功能串口通过第三交叉开关连接，实现串口重定向功能。

具体地，FPGA控制芯片分别与BMC卡、第一申威3231处理器、第二申威3231处理器连接，通过国产FPGA控制芯片实现对主板的电源管理和时序的控制，保障系统中各硬件子系统能可靠运行。其中，FPGA控制芯片通过复位等信号实现对所述第一申威3231处理器和第二申威3231处理器的时序控制，同时FPGA控制芯片作为所述第一申威3231处理器的I2C从设备。

进一步地，所述BMC卡中设有标准SODIMM金手指接口。BMC卡采用自主研制的新一代BMC卡,实现对服务器主板的显示、在线监测和远程维护。BMC卡采用标准SODIMM金手指接口设计，通过DDR3 SODIMM连接器安装在主板上，支持手动拆卸，方便升级和替换。基于该主板研发的新一代可拆卸式BMC卡，硬件自主设计，固件完全基于OpenBMC开源代码开发设计，可充分满足服务器管理和维护功能，并形成了BMC卡设计的标准规范，已应用到部分国产服务器平台.

实施例3

基于实施例2，提供一种基于申威3231处理器的服务器主板，如图3所示，所述第一内存控制器内部集成8个DDR4控制器，所述第一内存单元包括16路DDR4插槽，第二内存控制器内部集成8个DDR4控制器，所述第二内存单元包括16路DDR4插槽，每个DDR4控制器连接两路DDR4插槽。

具体地，每个处理器内部集成8个DDR4控制器，分别引出所述16路DDR4插槽，主板总计引出32路DDR4插槽，实现内存设计。

进一步地，所述第一PCIE接口单元包括1路PCIE4.0 x16接口、1路PCIE4.0x8接口和2路PCIE4.0 x4接口，所述第二PCIE接口单元包括1路PCIE4.0 x16接口、2路PCIE4.0 x8接口和2路PCIE4.0 x4接口，所有PCIE接口均通过板载连接器直接引出9路PCIE4.0接，实现对主板外部PCIE设备的扩展和应用，支持RISER卡的多接口形式或者单设备连接。所述PCIE4.0 x8接口和PCIE4.0 x4接口为自定义接口，自定义接口在保证应用正确性的同时，有效节约主板的空间。

进一步地，所述PCIE交叉开关引出不同的接口。具体地，第一申威3231处理器扩展1路所述PCIE交叉开关实现内部PCIE接口扩展，所述PCIE交叉开关通过SATA控制器引出所述5路SATA3.0接口；PCIE交叉开关通过网络控制器引出4路RJ45千兆网络接口；PCIE交叉开关通过2片USB控制器引出6路USB3.0接口。

实施例4

基于实施例3，提供一种基于申威3231处理器的服务器主板，如图4所示，所述FPGA控制芯片分别通过I2C总线、控制总线与BMC卡连接。具体地，通过I2C接口控制信号等与FPGA控制芯片互联通信，实现对主板的监测和维护。

进一步地，所述BMC卡连接有风扇接口、维护网口、显示接口和I2C控制单元，所述FPGA控制芯片连接有风扇接口。具体地，所述BMC卡引出所述4路风扇接口、千兆维护网口和所述I2C控制单元，实现对内存SPD、温度传感器、RTC系统时钟的管理。

进一步地，BMC卡作为主板的显示芯片，所述BMC卡通过VGA扩展芯片引出2路VGA显示接口。同时，所述BMC卡采用可拆卸模块设计，具备Web界面可视化监测和维护功能，支持对服务器主板的启动顺序调整、SOL、KVM、带外升级CPU固件等功能。

实施例5

如图5所示，提供一种基于申威3231处理器的服务器主板的布局结构，包括(a)第一申威3231处理器、(a′)第二申威3231处理器，(b)DDR4内存插槽、(c)PCIE交叉开关、(d)网络控制器、(e)USB控制器、(f)FPGA芯片、(g)BMC卡、(h)M.2接口、(i)PCIE4.0 x8接口、(j)PCIE4.0 x16接口、(k)PCIE4.0x4接口、(l)CRPS冗余电源接口、(m)SATA3.0接口、(n)铜条、(O)前出USB3.0接口、(P)前出VGA接口、(q)千兆网络接口、(r)后出USB3.0接口、(s)UID指示灯、(t)串口、(u)后出VGA接口、(v)电源按钮、(w)JTAG接口、(x)机箱风扇接口、(y)CPU散热风扇接口、(z)前出按钮及指示灯。

如图2所示主板采用紧凑型布局方案，所述(a)第一申威3231处理器、(a′)第二申威3231处理器和所述(b)32根DDR内存插槽水平并行排列，并靠近机箱风扇位置，在充分利用19寸机架式机箱的尺寸的同时保证了申威3231处理器的散热性能。

另外，主板拥有DLI直连接口、(b)DDR4内存插槽、PCIE4.0接口，具有高速时钟信号，此类高速信号易干扰周边信号(特别是低速信号)，在布局时将该类信号互相保持合理的距离，并严格控制相邻走线宽度，防止信号线交叉，提高了信号完整性。所述(l)2个CRPS双冗余电源接口并行靠近布局，有利于减少电源平面交叉导致PCB层数增加，整体分区合理，外观整齐。所述(n)铜条采用“L”型设计，从所述(b)内存插槽中间穿插，连接所述(l)电源输入端到所述(b)DDR插槽后端，增加电流通流能力，解决了后端电源供应不足问题，该设计平衡了电流供应不足和主板结构限制，并兼顾主板外观，满足设计需求。

主板采用自定义尺寸设计，尺寸为448mm*424mm(预留双冗余电源安装位置)，2路CPU和32根内存插槽采用并行排列布局方式，在保障信号完整性的条件下，最大化利用标准19英寸机架式机箱尺寸空间，主板布局紧凑，支持2U、3U、4U机箱灵活安装和适配。

同时，应用铜条跨接电源技术，解决电源供电瓶颈问题：由于主板高度集成，空间有限，在不增加PCB层数基础上，为解决CPU和DDR核心部件的输入电源平面不足问题，在主板上方设计铜条将电源源端(电源模组)与后端主用电设备的电源平面直接相连，额外开辟电源通道，保障主板电流通流能力(铜条通流能力超过100A)。设计在解决电源供电问题的同时保障主板厚度最小化，并有效节约了印制电路板制作成本。

进一步地，在PCB设计阶段对高速信号、电源进行仿真，通过可视化的数据判断设计的正确性并预留足够的设计裕量，保障了产品在设计端的可靠性和兼容能力；同时对产品进行“参数化”测试分析，并采用大量的“压力测试”软件验证并提升了产品质量。

以上具体实施方式是对本实用新型的详细说明，不能认定本实用新型的具体实施方式只局限于这些说明，对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本实用新型的保护范围。

Claims (10)

1.一种基于申威3231处理器的服务器主板，其特征在于：所述服务器主板包括第一申威3231处理器、第二申威3231处理器、BMC卡、FPGA控制芯片；

所述第一申威3231处理器和第二申威3231处理器通过DLI总线连接，所述第一申威3231处理器、第二申威3231处理器分别通过DCOK接口与FPGA控制芯片连接，所述第一申威3231处理器还通过I2C接口与FPGA控制芯片连接，所述BMC卡分别与所述第一申威3231处理器、第二申威3231处理器、FPGA控制芯片连接；

所述第一申威3231处理器内部集成有第一内存控制器和第一PCIE控制器，所述第一内存控制器上连接有第一内存单元，所述第一PCIE控制器向外连接有第一PCIE接口单元和PCIE交叉开关；所述第二申威3231处理器内部集成有第二内存控制器和第二PCIE控制器，所述第二内存控制器上连接有第二内存单元，所述第二PCIE控制器向外连接有第二PCIE接口单元；所述第一内存单元和第二内存单元均包括多路内存插槽。

2.根据权利要求1所述的一种基于申威3231处理器的服务器主板，其特征在于：所述第一申威3231处理器内部集成有第一I2C接口、第一SPI总线接口、串口、LPC接口和第一JTAG接口，所述LPC接口和第一JTAG接口分别与所述BMC卡连接；所述第二申威3231处理器内部集成有第二I2C接口、第二SPI总线接口和第二JTAG接口；

所述第一JTAG接口还与所述第二JTAG接口连接，所述第一I2C接口外接温度传感器和RTC时钟，所述第二I2C接口接温度传感器；所述第一SPI总线接口通过第一交叉开关连接有第一FLASH芯片，第二SPI总线接口通过第二交叉开关连接有第二FLASH芯片，所述第一交叉开关、第二交叉开关均通过SPI总线与BMC卡连接；

所述串口和BMC卡分别引出一路UART全功能串口，两路UART全功能串口通过第三交叉开关连接。

3.根据权利要求1所述的一种基于申威3231处理器的服务器主板，其特征在于：所述BMC卡中设有标准SODIMM金手指接口。

4.根据权利要求1所述的一种基于申威3231处理器的服务器主板，其特征在于：第一内存控制器内部集成8个DDR4控制器，所述第一内存单元包括16路DDR4插槽，第二内存控制器内部集成8个DDR4控制器，所述第二内存单元包括16路DDR4插槽，每个DDR4控制器连接两路DDR4插槽。

5.根据权利要求1所述的一种基于申威3231处理器的服务器主板，其特征在于：所述第一PCIE接口单元包括1路PCIE4.0 x16接口、1路PCIE4.0 x8接口和2路PCIE4.0 x4接口，所述第二PCIE接口单元包括1路PCIE4.0 x16接口、2路PCIE4.0 x8接口和2路PCIE4.0 x4接口，所述PCIE4.0 x8接口和PCIE4.0 x4接口为自定义接口。

6.根据权利要求1所述的一种基于申威3231处理器的服务器主板，其特征在于：所述PCIE交叉开关引出不同的接口。

7.根据权利要求6所述的一种基于申威3231处理器的服务器主板，其特征在于：所述PCIE交叉开关通过SATA控制器引出5路SATA3.0接口；PCIE交叉开关通过网络控制器引出4路RJ45千兆网络接口；PCIE交叉开关通过2片USB控制器引出6路USB3.0接口。

8.根据权利要求1所述的一种基于申威3231处理器的服务器主板，其特征在于：所述FPGA控制芯片分别通过I2C总线、控制总线与BMC卡连接。

9.根据权利要求8所述的一种基于申威3231处理器的服务器主板，其特征在于：所述BMC卡连接有风扇接口、维护网口、显示接口和I2C控制单元；所述FPGA控制芯片连接有风扇接口。

10.根据权利要求8所述的一种基于申威3231处理器的服务器主板，其特征在于：所述BMC卡通过VGA扩展芯片引出2路VGA显示接口。

Images