CN214954955U - 热插拔保护电路及板卡 - Google Patents

Abstract

本实用新型涉及热插拔技术领域，公开了一种热插拔保护电路及板卡，所述热插拔电路包括三态缓冲器芯片、单向供电模块以及第一电阻；其中，所述单向供电模块的输入端接入供电电压，所述单向供电模块的输出端与所述三态缓冲器芯片的电源引脚连接；所述第一电阻的一端与所述三态缓冲器芯片的电源引脚连接，所述第一电阻的另一端与所述三态缓冲器芯片的使能引脚连接；所述三态缓冲器芯片的使能引脚还接入使能信号。本实用新型实施例提供的一种热插拔保护电路及板卡，能够防止板卡在热插拔时IO上电时序错误。

Description

热插拔保护电路及板卡

技术领域

本实用新型涉及热插拔技术领域，特别是涉及一种热插拔保护电路及板卡。

背景技术

对于机框式设备，各模块板卡都需要支持插拔更换，甚至要求带电热插拔，在插拔过程中，对于模块间的互连IO，主要存在以下几方面的影响：IO上电时序错误，在板卡插入后的很短时间内，由于新模块的系统供电不会马上开始工作，所以板内芯片系统还没有供电，但外部互连IO已经存在来自其他模块的电压，这就导致了IO先于芯片系统上电的问题。很多芯片都要求芯片上电前IO不能有电平过来，否则该电平会倒灌到芯片供电，引起上电时序错误，甚至损坏芯片IO。

为了解决上述问题，目前基本上是采用长短针+TVS(Transient VoltageSuppressor，瞬态电压抑制二极管)来进行规避。其中，长短针是把连接器的GND引脚做得比其他信号引脚长，这样在插入时，地线会首先连上，在拔出时地线最后脱离，以实现在信号线接触前平衡两边系统的电平，避免只有信号线相连的情况，防止ESD和浪涌冲击损坏IO。

采用长短针+TVS的方式，虽然对由于两边板卡的系统电平或者静电积累不平衡导致的ESD和浪涌冲击有显著的改善效果，但对于一些具有热插拔功能，并且有电源缓启功能的板卡，长短针的设计并不能有效地防止IO上电时序错误的问题。

实用新型内容

本实用新型实施例所要解决的技术问题是：提供一种热插拔保护电路及板卡，防止板卡在热插拔时IO上电时序错误。

为了解决上述技术问题，第一方面，本实用新型实施例提供一种热插拔保护电路，包括三态缓冲器芯片、单向供电模块以及第一电阻；其中，

所述单向供电模块的输入端接入供电电压，所述单向供电模块的输出端与所述三态缓冲器芯片的电源引脚连接；

所述第一电阻的一端与所述三态缓冲器芯片的电源引脚连接，所述第一电阻的另一端与所述三态缓冲器芯片的使能引脚连接；

所述三态缓冲器芯片的使能引脚还接入使能信号。

作为一个优选方案，所述热插拔保护电路还包括使能信号转换模块；其中，

所述使能信号转换模块的输入端接入所述使能信号，所述使能信号转换模块的输出端与所述三态缓冲器芯片的使能引脚连接。

作为一个优选方案，所述使能信号转换模块包括第一三极管以及第二电阻；其中，

所述第一三极管的基极与所述第二电阻的一端连接，所述第一三极管的发射极接地，所述第一三极管的集电极与所述三态缓冲器芯片的使能引脚连接；

所述第二电阻的另一端接入所述使能信号。

作为一个优选方案，所述使能信号转换模块还包括第三电阻以及第一电容；其中，

所述第三电阻的一端与所述第一三极管的基极连接，所述第三电阻的另一端接地；

所述第一电容的一端与所述第三电阻的一端连接，所述第一电容的另一端与所述第三电阻的另一端连接。

作为一个优选方案，所述第一三极管为NPN型三极管。

作为一个优选方案，所述使能信号转换模块包括第一MOS管；其中，

所述第一MOS管的栅极接入所述使能信号，所述第一MOS管的源极接地，所述第一MOS管的漏极与所述三态缓冲器芯片的使能引脚连接。

作为一个优选方案，所述使能信号转换模块还包括第四电阻以及第二电容；其中，

所述第四电阻的一端与所述第一MOS管的栅极连接，所述第四电阻的另一端接地；

所述第二电容的一端与所述第四电阻的一端连接，所述第二电容的另一端与所述第四电阻的另一端连接。

作为一个优选方案，所述第一MOS管为NMOS管。

作为一个优选方案，所述单向供电模块包括第一二极管；其中，

所述第一二极管的负极与所述三态缓冲器芯片的电源引脚连接，所述第一二极管的正极接入所述供电电压。

为了解决上述技术问题，第二方面，本实用新型实施例提供一种板卡，所述板卡包括如第一方面任一项所述的热插拔保护电路。

与现有技术相比，本实用新型提供的一种热插拔保护电路及板卡，其有益效果在于：当使能信号为低电平时，三态缓冲器芯片输出为高阻态，无论板卡的对外IO电平如何，都不会有电压进入到板内IO；当使能信号为高电平时，三态缓冲器芯片的输出与输入同步，实现IO通信；三态缓冲器芯片的使能引脚上拉到三态缓冲器芯片的电源引脚，即使有倒灌电压达到三态缓冲器芯片开启工作的幅度，也可以让三态缓冲器芯片输出处于高阻态，避免影响到板内IO，能够防止板卡在热插拔时IO上电时序错误，而且采取三缓冲器芯片实现板内IO和对外IO的隔离，使用少量元件即可实现大量的IO隔离需求，能够适用于IO数量较多的应用场景。

附图说明

为了更清楚地说明本实用新型实施例的技术特征，下面将对本实用新型实施例中所需要使用的附图做简单地介绍，显而易见地，下面所描述的附图仅仅是本实用新型的一些实施例，对于本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型提供的一种热插拔保护电路的第一实施例的电路示意图；

图2是本实用新型提供的一种热插拔保护电路的第二实施例的电路示意图；

图3是本实用新型提供的一种热插拔保护电路的第三实施例的电路示意图；

图4是本实用新型提供的一种热插拔保护电路的第四实施例的电路示意图；

图5是本实用新型提供的一种热插拔保护电路的第五实施例的电路示意图；

图6是本实用新型提供的一种热插拔保护电路的第六实施例的电路示意图。

具体实施方式

为了对本实用新型的技术特征、目的、效果有更加清楚的理解，下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。以下实施例仅用于说明本实用新型，但是不用来限制本实用新型的保护范围。基于本实用新型的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的其他实施例，都应属于本实用新型的保护范围。

在本实用新型的描述中，应当理解的是，本文中的编号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有顺序或者技术含义，不能理解为规定或者暗示所描述的对象的重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

图1所示为本实用新型提供的一种热插拔保护电路的第一实施例的电路示意图。

如图1所示，所述热插拔保护电路包括三态缓冲器芯片U1、单向供电模块10以及第一电阻R1；其中，

所述单向供电模块10的输入端接入供电电压Vcc，所述单向供电模块10的输出端与所述三态缓冲器芯片U1的电源引脚VCC连接；

所述第一电阻R1的一端与所述三态缓冲器芯片U1的电源引脚VCC连接，所述第一电阻R1的另一端与所述三态缓冲器芯片U1的使能引脚

连接；

所述三态缓冲器芯片U1的使能引脚

还接入使能信号。

其中，本实用新型的热插拔保护电路主要应用于板卡之中，在板卡插入或者拔出系统(例如，计算机的主板)时起到保护作用。

进一步的，所述三态缓冲器芯片U1的“A”信号输入输出引脚与被保护的板内IO连接，所述三态缓冲器芯片U1的“B”信号输入输出引脚与板卡的对外IO连接。

进一步的，所述使能信号为CPU的GPIO信号。

需要说明的是，所述供电电压Vcc可以由LDO、DC-DC、MOSFET、三极管等方式提供。

本实用新型实施例的工作原理如下：当使能信号为低电平时，三态缓冲器芯片输出为高阻态，无论板卡的对外IO电平如何，都不会有电压进入到板内IO；当使能信号为高电平时，三态缓冲器芯片的输出与输入同步，实现IO通信；三态缓冲器芯片的使能引脚上拉到三态缓冲器芯片的电源引脚，即使有倒灌电压达到三态缓冲器芯片开启工作的幅度，也可以让三态缓冲器芯片输出处于高阻态，避免影响到板内IO。

本实施例的热插拔保护电路，能够防止板卡在热插拔时IO上电时序错误；而且采取三态缓冲器芯片实现板内IO和对外IO的隔离，使用少量元件即可实现大量的IO隔离需求，能够适用于IO数量较多的应用场景。

图2所示为本实用新型提供的一种热插拔保护电路的第二实施例的电路示意图。

如图2所示，所述热插拔保护电路还包括使能信号转换模块20；其中，

所述使能信号转换模块20的输入端接入所述使能信号，所述使能信号转换模块20的输出端与所述三态缓冲器芯片U1的使能引脚

连接。

图3所示为本实用新型提供的一种热插拔保护电路的第三实施例的电路示意图。

如图3所示，所述使能信号转换模块20包括第一三极管Q1以及第二电阻R2；其中，

所述第一三极管Q1的基极与所述第二电阻R2的一端连接，所述第一三极管Q1的发射极接地，所述第一三极管Q1的集电极与所述三态缓冲器芯片U1的使能引脚

连接；

所述第二电阻R2的另一端接入所述使能信号。

本实施例通过三极管实现使能信号的转换，具有简单、易实现的优点。

图4所示为本实用新型提供的一种热插拔保护电路的第四实施例的电路示意图。

如图4所示，在第三实施例的基础上，所述使能信号转换模块20还包括第三电阻R3以及第一电容C1；其中，

所述第三电阻R3的一端与所述第一三极管Q1的基极连接，所述第三电阻R3的另一端接地；

所述第一电容C1的一端与所述第三电阻R3的一端连接，所述第一电容C1的另一端与所述第三电阻R3的另一端连接。

优选的，所述第一三极管Q1为NPN型三极管。

图5所示为本实用新型提供的一种热插拔保护电路的第五实施例的电路示意图。

如图5所示，所述使能信号转换模块20包括第一MOS管Q2；其中，

所述第一MOS管Q2的栅极接入所述使能信号，所述第一MOS管Q2的源极接地，所述第一MOS管Q2的漏极与所述三态缓冲器芯片U1的使能引脚

连接。

本实施例通过MOS管实现使能信号的转换，具有简单、易实现的优点。

图6所示为本实用新型提供的一种热插拔保护电路的第六实施例的电路示意图。

如图6所示，在第五实施例的基础上，所述使能信号转换模块20还包括第四电阻R4以及第二电容C2；其中，

所述第四电阻R4的一端与所述第一MOS管Q2的栅极连接，所述第四电阻R4的另一端接地；

所述第二电容C2的一端与所述第四电阻R4的一端连接，所述第二电容C2的另一端与所述第四电阻R4的另一端连接。

优选的，所述第一MOS管Q2为NMOS管。

在上述任一实施例的基础上，所述单向供电模块10包括第一二极管D1；其中，

所述第一二极管D1的负极与所述三态缓冲器芯片U1的电源引脚VCC连接，所述第一二极管D1的正极接入所述供电电压Vcc。

本实施例中的二极管，能够实现三态缓冲器芯片和系统的供电隔离。

相应的，本实用新型实施例还提供一种板卡，所述板卡包括上述任一实施例所述的热插拔保护电路。

以上所述，仅是本实用新型的优选实施方式，但本实用新型的保护范围并不局限于此，应当指出，对于本领域技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干等效的明显变型方式和/或等同替换方式，这些明显变型方式和/或等同替换方式也应视为本实用新型的保护范围。

Claims (10)

1.一种热插拔保护电路，其特征在于，包括三态缓冲器芯片、单向供电模块以及第一电阻；其中，

所述单向供电模块的输入端接入供电电压，所述单向供电模块的输出端与所述三态缓冲器芯片的电源引脚连接；

所述第一电阻的一端与所述三态缓冲器芯片的电源引脚连接，所述第一电阻的另一端与所述三态缓冲器芯片的使能引脚连接；

所述三态缓冲器芯片的使能引脚还接入使能信号。

2.根据权利要求1所述的热插拔保护电路，其特征在于，还包括使能信号转换模块；其中，

所述使能信号转换模块的输入端接入所述使能信号，所述使能信号转换模块的输出端与所述三态缓冲器芯片的使能引脚连接。

3.根据权利要求2所述的热插拔保护电路，其特征在于，所述使能信号转换模块包括第一三极管以及第二电阻；其中，

所述第一三极管的基极与所述第二电阻的一端连接，所述第一三极管的发射极接地，所述第一三极管的集电极与所述三态缓冲器芯片的使能引脚连接；

所述第二电阻的另一端接入所述使能信号。

4.根据权利要求3所述的热插拔保护电路，其特征在于，所述使能信号转换模块还包括第三电阻以及第一电容；其中，

所述第三电阻的一端与所述第一三极管的基极连接，所述第三电阻的另一端接地；

所述第一电容的一端与所述第三电阻的一端连接，所述第一电容的另一端与所述第三电阻的另一端连接。

5.根据权利要求3所述的热插拔保护电路，其特征在于，所述第一三极管为NPN型三极管。

6.根据权利要求2所述的热插拔保护电路，其特征在于，所述使能信号转换模块包括第一MOS管；其中，

所述第一MOS管的栅极接入所述使能信号，所述第一MOS管的源极接地，所述第一MOS管的漏极与所述三态缓冲器芯片的使能引脚连接。

7.根据权利要求6所述的热插拔保护电路，其特征在于，所述使能信号转换模块还包括第四电阻以及第二电容；其中，

所述第四电阻的一端与所述第一MOS管的栅极连接，所述第四电阻的另一端接地；

所述第二电容的一端与所述第四电阻的一端连接，所述第二电容的另一端与所述第四电阻的另一端连接。

8.根据权利要求6所述的热插拔保护电路，其特征在于，所述第一MOS管为NMOS管。

9.根据权利要求1至8任一项所述的热插拔保护电路，其特征在于，所述单向供电模块包括第一二极管；其中，

所述第一二极管的负极与所述三态缓冲器芯片的电源引脚连接，所述第一二极管的正极接入所述供电电压。

10.一种板卡，其特征在于，包括如权利要求1至9任一项所述的热插拔保护电路。

Images