CN214953912U - 一种半导体芯片测试装置 - Google Patents
一种半导体芯片测试装置 Download PDFInfo
- Publication number
- CN214953912U CN214953912U CN202022845274.4U CN202022845274U CN214953912U CN 214953912 U CN214953912 U CN 214953912U CN 202022845274 U CN202022845274 U CN 202022845274U CN 214953912 U CN214953912 U CN 214953912U
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- test
- testing
- parts
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型提供了一种半导体芯片测试装置，用于对测试集成电路封装件进行电性测试，包括：测试电路板和测试座，所述测试座插接有至少两个接合单元，所述接合单元包括两个叠合设置的导电弹片，所述导电弹片包括依次连接的第一部、第二部和第三部，两个所述导电弹片的第二部和第三部分别重叠设置，且重叠部分通过绝缘层隔绝，两个所述第一部交错设置，所述第一部接合所述集成电路封装件，所述第三部接合所述测试电路板。通过将测试装置设置为多个接合单元的结构，其拆装方便，部件损坏时能够及时替换，其测试成本低。
Description
技术领域
本实用新型涉及测试技术领域，特别是涉及一种半导体芯片测试装置。
背景技术
随着电子产品日益轻薄短小、多功能化及IC制程的微细化，集成电路封装演进从低脚数型的双排脚封装、塑料晶粒承载封装到高脚数为主的四方扁平封装。四方扁平封装乃在封装件四边均有引脚，而其引脚成L型。四方扁平封装又可分为几类，如塑料四方扁平封装、微型四方扁平封装及薄型四方扁平封装等等。常见的塑料四方扁平封装的IC芯片(Integrated Circuit Chip)引脚间距很小，引脚极细，常用于大规模或超大规模集成电路的封装，引脚数常超过100个。微型四方扁平封装则为微型与轻量化封装，通常用于特定用途的集成电路、数字讯号处理器、微处理器/控制器、绘图处理器、阐极数组等。薄型四方扁平封装则适用于小型化封装，其高度与体积适合小型化的印刷电路板结构。
在集成电路封装完成后，离厂前必须先经过抽样测试，确认其设计功能确已达到要求。一般IC封装测试需借由三个主要构件加以接合测试。首先，由一搬运系统的测试处理机，将封装后的IC封装件由承载器取出，并将IC 封装件装置于配合其引脚的测试插座上，并设定环境参数。接着，将测试插座与测试板接合，该测试板为讯号传送接点的转换接口，可将受测IC封装件引脚上的讯号连接至测试机台的测试头。最后，测试机执行其预设的测试程序，完整地评估芯片的预设功能是否均能达成。
随着IC封装件引脚的密集化，所制作的金属探针亦趋细微，金属探针的密度亦需相对提高，因而造成探针制作困难，成本也较为昂贵，且这些探针脆弱易弯、易断。
实用新型内容
鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的半导体芯片测试装置。
为了解决上述问题，本实用新型公开了一种半导体芯片测试装置，用于对测试集成电路封装件进行电性测试，包括：测试电路板和测试座，所述测试座插接有至少两个接合单元，所述接合单元包括两个叠合设置的导电弹片，所述导电弹片包括依次连接的第一部、第二部和第三部，两个所述导电弹片的第二部和第三部分别重叠设置，且重叠部分通过绝缘层隔绝，两个所述第一部交错设置，所述第一部接合所述集成电路封装件，所述第三部接合所述测试电路板。
进一步的，所述第二部为弯曲部。
进一步的，所述第一部、所述第二部和所述第三部一体加工成型。
进一步的，所述导电弹片为金属弹片。
进一步的，所述第一部的交错间距小于等于所述集成电路封装件的触脚尺寸。
进一步的，所述测试座还包括绝缘支撑座，所述接合单元通过所述绝缘支撑座固定于所述测试电路板上表面。
进一步的，还包括插座，所述插座与所述测试电路板连接。
进一步的，还包括基座，所述基座固定设于所述测试电路板底面。
进一步的，所述接合单元设置为8个。
进一步的，所述集成电路封装件为PDFN封装测试结构。
本实用新型包括以下优点：通过将测试装置设置为多个接合单元的结构，其拆装方便，部件损坏时能够及时替换，其测试成本低。
附图说明
图1是本实用新型的一种半导体芯片测试装置的结构示意；
图2是本实用新型的一种半导体芯片测试装置中导电弹片的结构示意。
1测试电路板、2插座、3基座、4接合单元、5测试座、41第一部、42 第二部、43第三部。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
本实用新型的核心构思之一在于，提供了一种半导体芯片测试装置，用于对测试集成电路封装件进行电性测试，包括：测试电路板1和测试座5，所述测试座5插接有至少两个接合单元4，所述接合单元4包括两个叠合设置的导电弹片，所述导电弹片包括依次连接的第一部41、第二部42和第三部43，两个所述导电弹片的第二部42和第三部43分别重叠设置，且重叠部分通过绝缘层隔绝，两个所述第一部41交错设置，所述第一部41接合所述集成电路封装件，所述第三部43接合所述测试电路板1。通过将测试装置设置为多个接合单元4的结构，其拆装方便，部件损坏时能够及时替换，其测试成本低。
参照图1，示出了本实用新型的一种半导体芯片测试装置的结构框图，用于对测试集成电路封装件进行电性测试，具体可以包括：
测试电路板1和测试座5，所述测试座5插接有至少两个接合单元4，所述接合单元4包括两个叠合设置的导电弹片，所述导电弹片包括依次连接的第一部41、第二部42和第三部43，两个所述导电弹片的第二部42和第三部43分别重叠设置，且重叠部分通过绝缘层隔绝，两个所述第一部41交错设置，所述第一部41接合所述集成电路封装件，所述第三部43接合所述测试电路板1。在本实施例中，所述半导体芯片测试装置用于设于集成电路封装件与测试电路板1之间，用以对所述集成电路封装件进行电性测试，上述测试座5中的接合单元4用于接合待测试集成电路封装件及测试电路板1。上述接合单元4设有多个，具体的接合单元4数量需要根据实际的待测试集成电路封装件的触脚进行设置。将两个所述导电弹片重叠设置，且第一部41 交错，导电弹片重叠部分设有绝缘层，上述重叠部分为第二部42和第三部 43。
在本实施例中，所述第二部42为弯曲部。通过将第二部42设置为弯曲部，使得导电弹片具有弹性，当待测试集成电路封装件接合于测试座5时，第二弯曲部受压弯曲，同时上述弯曲部的反作用力使得第一部41与待测试集成电路封装件紧密结合。上述结构简单，成本低，采用多个接合单元4的结构，其更换方便，可拆卸，便于更换损坏的接合单元4，降低成本。
在本实施例中，所述第一部41、所述第二部42和所述第三部43一体加工成型。将第一部41、第二部42及第三部43一体加工成型，其结构稳定性强，加工成本低。
在本实施例中，所述导电弹片为金属弹片。采用金属弹片作为导电弹片，其导电性能高且成本低。
在本实施例中，所述第一部41的交错间距小于等于所述集成电路封装件的触脚尺寸。具体地，接合单元4包括第一导电弹片和第二导电弹片，所述第一导电弹片的第二部42与第二导电弹片的第二部42叠合设置，所述第一导电弹片的第三部43和所述第二导电弹片的第三部43叠合设置，所述第一导电弹片的第一部41和所述第二导电弹片的第一部41交错设置，所述交错设置的间距小于等于所述待测试集成电路封装件的触脚尺寸，使得两个第一部41均能够接触到所述待测试集成电路封装件的触脚。
在本实施例中，所述测试座5还包括绝缘支撑座，所述接合单元4通过所述绝缘支撑座固定于所述测试电路板1上表面。上述绝缘支撑座用于支撑所述接合单元4，使得接合单元4能够稳定的与测试集成电路封装件、待测试集成电路封装件接触。
在本实施例中，还包括插座2，所述插座2与所述测试电路板1连接。在一具体实施例中的插座2设置为DB25芯插座2。
在本实施例中，还包括基座3，所述基座3固定设于所述测试电路板底面。
在本实施例中，所述接合单元4设置为8个。所述集成电路封装件为 PDFN封装测试结构。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本实用新型所提供的一种半导体芯片测试装置，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种半导体芯片测试装置，用于对测试集成电路封装件进行电性测试，其特征在于，包括：测试电路板和测试座，所述测试座插接有至少两个接合单元，所述接合单元包括两个叠合设置的导电弹片，所述导电弹片包括依次连接的第一部、第二部和第三部，两个所述导电弹片的第二部和第三部分别重叠设置，且重叠部分通过绝缘层隔绝，两个所述第一部交错设置，所述第一部接合所述集成电路封装件，所述第三部接合所述测试电路板。
2.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述第二部为弯曲部。
3.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述第一部、所述第二部和所述第三部一体加工成型。
4.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述导电弹片为金属弹片。
5.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述第一部的交错间距小于等于所述集成电路封装件的触脚尺寸。
6.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述测试座还包括绝缘支撑座，所述接合单元通过所述绝缘支撑座固定于所述测试电路板上表面。
7.根据权利要求1所述的半导体芯片测试装置，其特征在于，还包括插座，所述插座与所述测试电路板连接。
8.根据权利要求1所述的半导体芯片测试装置，其特征在于，还包括基座，所述基座固定设于所述测试电路板底面。
9.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述接合单元设置为8个。
10.根据权利要求1所述的半导体芯片测试装置，其特征在于，所述集成电路封装件为PDFN封装测试结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022845274.4U CN214953912U (zh) | 2020-11-30 | 2020-11-30 | 一种半导体芯片测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022845274.4U CN214953912U (zh) | 2020-11-30 | 2020-11-30 | 一种半导体芯片测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214953912U true CN214953912U (zh) | 2021-11-30 |
Family
ID=79035994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022845274.4U Active CN214953912U (zh) | 2020-11-30 | 2020-11-30 | 一种半导体芯片测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214953912U (zh) |
-
2020
- 2020-11-30 CN CN202022845274.4U patent/CN214953912U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6782614B2 (en) | Contact pin assembly, contact pin assembly manufacturing method, contact pin assembling structure, contact pin assembling structure manufacturing method, and socket for electrical parts | |
| TW396657B (en) | Small contactor for test probes, chip packaging and the like | |
| TWI397690B (zh) | 用於針對電子元件之測試裝置的構件及電子元件之測試方法 | |
| KR200459631Y1 (ko) | 필름을 이용하여 테스트하는 프로브카드 | |
| US5574383A (en) | IC tester and measuring method | |
| CN112930574B (zh) | 导电性粒子及具有其的信号传输连接器 | |
| TWI398640B (zh) | Contact assembly and its LSI wafer inspection device | |
| US20080248663A1 (en) | Methods and apparatus for flexible extension of electrical conductors beyond the edges of a substrate | |
| CN212845494U (zh) | 电连接装置 | |
| CN214953912U (zh) | 一种半导体芯片测试装置 | |
| KR101003078B1 (ko) | 필름형 패키지를 테스트하기 위한 프로브 카드 | |
| CN112327143A (zh) | 一种半导体芯片测试装置 | |
| TWI767860B (zh) | 封裝陣列基板的測試裝置及其測試方法 | |
| US20090066349A1 (en) | Probe system | |
| JPH06313788A (ja) | 半導体チップテスト用ソケット | |
| TWI455222B (zh) | 半導體元件堆疊結構測試方法 | |
| EP0654672B1 (en) | Integrated circuit test apparatus | |
| KR20070111847A (ko) | 최종시험공정에서의 반도체 특성 시험용 소켓 핀 | |
| CN215449490U (zh) | 一种半导体芯片测试板卡 | |
| KR101627869B1 (ko) | 하이픽스 보드 검사 장치 | |
| WO2001036986A1 (en) | Probe card | |
| CN212723204U (zh) | 一种测试电路板及测试系统 | |
| CN214473538U (zh) | 探针装置 | |
| JPH0915289A (ja) | 多層プリント配線板の検査装置 | |
| KR20070010972A (ko) | 소켓과 컨택터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |