CN214851165U - 一种阻抗变换网络电路结构 - Google Patents
一种阻抗变换网络电路结构 Download PDFInfo
- Publication number
- CN214851165U CN214851165U CN202120716127.9U CN202120716127U CN214851165U CN 214851165 U CN214851165 U CN 214851165U CN 202120716127 U CN202120716127 U CN 202120716127U CN 214851165 U CN214851165 U CN 214851165U
- Authority
- CN
- China
- Prior art keywords
- resistor
- triode
- operational amplifier
- capacitor
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本申请实施例公开了一种阻抗变换网络电路结构。本申请实施例提供的技术方案包括信号输入端、信号输出端、负压电源端、正压电源端、偏置电压输入端、电压伺服电路、高频信号支路、低频信号支路,其中,高频信号支路中包括第一三极管、第二三极管、第一衰减器、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一电容、第二电容,通过使用第一三极管和第二三极管构成分立网络,替代传统技术中的MOS管或者JFET管,可以达到更高的带宽,通过设置电压伺服电路提高了第一三极管的负载阻抗,保证第一三极管的输入阻抗足够大,且三极管的静态工作点不随着偏置电压的变化而变化,使得电路具有更快的电压输入范围和更好的一致性。
Description
技术领域
本申请实施例涉及电子电路技术领域,尤其涉及一种阻抗变换网络电路结构。
背景技术
示波器等高速信号采用仪器具有很宽的带宽范围,既要求高频的信号不失真,又要求直流和低频的信号有很高的准确度。因此要求放大器既要有很高的带宽,又要有很好的直流特性。而这两种特性很难在一种半导体工艺上实现。为了满足这种需求,示波器一般采用复合放大器进行处理,一些技术中,采用如图1所示的电路结构。在图1所示出的电路结构中,直流特性通过运算放大器U1来保证,高频特性依靠JFET管Q1、JFET管Q1和三极管Q3形成的分立网络来保证。这种采用复合放大器的方式,可以同时保证直流和高频的性能。
在图1所示结构中,直流时,由于运算放大器U1处于负反馈状态,所以运算放大器U1的输出电压其中AQ是分立网络的电压增益,RQ1是分立网络的输入端对应的等效输入电阻。高频时,当信号频率处于两者中间的频段时,电容C1的两端电压会不同呢,比例为这样会造成电容C1被充电,从而导致该频段的带宽不平坦。其平坦度由决定,该项越接近1,则平坦度越好。所以要求电阻R4和RQ1的比例足够大,而R4会影响整个网络的输入电阻,所以要越大越好,这就导致了RQ1要非常大。所以JFET管Q1只能选择MOS管或者JFET管。但是由于MOS管或者JFET的管的带宽普遍受限于半导体工艺,通常都在2G以下。因此严重制约了该结构的带宽前景。
当输入的偏置电压发生变化时,在负载电阻RL上会产生变化的偏置电流,而该电流的改变就会导致分立网络的静态工作点发生变化。从而影响其增益。如果输入一个大幅度的低频的方波,就可以看到高频部分有明显的失真问题。随着静态工作点的改变,其高频特性也会发生变化,呈现出来的效果就是不同偏置下的带宽会有差别。
实用新型内容
本申请实施例提供一种阻抗变换网络电路结构,以提高电路中的带宽,保证输入阻抗足够大。
在第一方面,本申请实施例提供了一种阻抗变换网络电路结构,包括信号输入端、信号输出端、负压电源端、正压电源端、偏置电压输入端、电压伺服电路、高频信号支路、低频信号支路和负载;
所述高频信号支路包括第一三极管、第二三极管、第一衰减器、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一电容、第二电容,所述第一三极管的集电极依次通过第一电阻、第二电感后连接正压电源端;第一电容的一端在第一电阻和第二电感之间,另一端接地;第一三极管的发射极通过第一电感后连接第二三极管的集电极,第二三极管的发射极连接第二电阻的一端,第二电阻的另一端通过第二电容接地,且第二电阻的另一端通过第三电感连接负压电源端;第二三极管的基极通过第一衰减器连接负压电源端;第一三极管的发射极通过所述电压伺服电路连接信号输出端和负载;第一三极管的基极连接信号输入端;
所述低频信号支路包括第二衰减器、第三衰减器、第一运算放大器、第三电容、第三电阻,所述信号输入端通过第二衰减器连接至所述第一运算放大器的正相输入端,所述第一运算放大器的输出端通过第三电阻连接至所述第一三极管的基极;所述第一运算放大器的输出端还依次通过第三衰减器、第三电容连接至所述第一运算放大器的反相输入端;
所述偏置电压输入端分别连接第一运算放大器的反相输入端和第一三极管的发射极;所述第一三极管的发射极还连接所述第一运算放大器的反相输入端。
进一步的,所述电压伺服电路包括第二运算放大器、第四电阻、第五电阻、第六电阻和第七电阻,所述第一三极管的发射极通过第四电阻连接第二运算放大器的正相输入端,所述第二运算放大器的输出端通过第五电阻连接至所述第二运算放大器的反相输入端;所述第六电阻的一端连接所述第二运算放大器的反相输入端,另一端接地;所述第二运算放大器的输出端通过第七电阻连接负载和信号输出端。
进一步的,所述电压伺服电路还包括第四电感,所述第二运算放大器的输出端依次通过第七电阻、第四电感连接负载和信号输出端
进一步的,所述电压伺服电路还包括第四电容,所述第四电容并接在所述第五电阻的两端。
进一步的,所述第一衰减器包括第八电阻和第九电阻,所述第八电阻的一端连接负压电源端,第九电阻的一端接地,所述第二三极管的基极连接在第八电阻与第九电阻之间。
进一步的,所述第二衰减器包括第十电阻和第十一电阻,所述第十电阻的一端连接信号输入端,第十一电阻的一端接地,所述第一运算放大器的正相输入端连接在第十电阻与第十一电阻之间。
进一步的,所述高频信号支路还包括第五电容,所述第三电阻的一端与所述第五电容的一端连接,所述信号输入端通过所述第五电容连接至所述第一三极管的基极,所述第十电阻的一端连接所述第五电容的另一端。
进一步的,所述第三衰减器包括第十二电阻和第十三电阻,所述第十二电阻的一端连接所述第一运算放大器的输出端,所述第十三电阻的一端接地,所述第三电容的一端连接在所述第十二电阻与所述第十三电阻之间,所述第三电容的另一端连接所述第一运算放大器的反相输入端。
进一步的,还包括第十四电阻和第十五电阻,所述第十四电阻的一端连接偏置电压输入端,所述第十五电阻的一端连接所述第一三极管的输出端,所述第十四电阻的另一端和所述第十五电阻的另一端均连接所述第一运算放大器的反相输入端。
进一步的,所述第一电阻的阻值范围在0Ω~100Ω之间,所述第三电阻的阻值范围在1k~50k之间。
本申请实施例包括信号输入端、信号输出端、负压电源端、正压电源端、偏置电压输入端、电压伺服电路、高频信号支路、低频信号支路,其中,高频信号支路中包括第一三极管、第二三极管、第一衰减器、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一电容、第二电容,通过使用第一三极管和第二三极管构成分立网络,替代传统技术中的MOS管或者JFET管,可以达到更高的带宽,通过设置电压伺服电路提高了第一三极管的负载阻抗,保证第一三极管的输入阻抗足够大,且三极管的静态工作点不随着偏置电压的变化而变化,使得电路具有更快的电压输入范围和更好的一致性。
附图说明
图1是现有技术公开的一一种阻抗变换网络电路结构的电路结构图;
图2是本申请实施例提供的一种阻抗变换网络电路结构的电路结构图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是,此处所描述的具体实施例仅仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
本申请实施例提供了一种阻抗变换网络电路结构。本申请实施例包括信号输入端、信号输出端、负压电源端、正压电源端、偏置电压输入端、电压伺服电路、高频信号支路、低频信号支路,其中,高频信号支路中包括第一三极管、第二三极管、第一衰减器、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一电容、第二电容,通过使用第一三极管和第二三极管构成分立网络,替代传统技术中的MOS管或者JFET管,可以达到更高的带宽,通过设置电压伺服电路提高了第一三极管的负载阻抗,保证第一三极管的输入阻抗足够大,且三极管的静态工作点不随着偏置电压的变化而变化,使得电路具有更快的电压输入范围和更好的一致性。
下面分别进行详细说明。
图2给出了本申请实施例提供的一种阻抗变换网络电路结构的结构图,参考图2,本申请实施例提供的一种阻抗变换网络电路结构包括信号输入端Analog Input、信号输出端Analog Output、负压电源端VEE、正压电源端VCC、偏置电压输入端V_offset、电压伺服电路、高频信号支路、低频信号支路和负载。
具体的,高频信号支路包括第一三极管Q1、第二三极管Q2、第一衰减器、第一电感L1、第二电感L2、第三电感L3、第一电阻R7、第二电阻R8、第一电容C3、第二电容C4,所述第一三极管Q1的集电极依次通过第一电阻R7、第二电感L2后连接正压电源端VCC;第一电容C3的一端在第一电阻R7和第二电感L2之间,第一电容C3的另一端接地;第一三极管Q1的发射极通过第一电感L1后连接第二三极管Q2的集电极,第二三极管Q2的发射极连接第二电阻R8的一端,第二电阻R8的另一端通过第二电容C4接地,且第二电阻R8的另一端通过第三电感L3连接负压电源端VEE;第二三极管Q2的基极通过第一衰减器连接负压电源端VEE;第一三极管Q1的发射极通过所述电压伺服电路连接信号输出端Analog Output和负载RL;第一三极管Q1的基极连接信号输入端Analog Input。信号从经过信号输入端Analog Input输入,进入到由第一三极管Q1和第二三极管Q2组成的分立网络中,最终通过第一三极管Q1的发射极输出到负载RL。
上述第一电阻R7的取值范围在0Ω~100Ω之间,上述第三电阻R4的取值范围在1k~50k之间。上述电容C3为载波电容,起到负载载波作用,第一电阻R7能够抑制第一三极管Q1的震荡。
第一衰减器包括电阻第八电阻R15和第九电阻R16,所述第八电阻R15的一端连接负压电源端VEE,第九电阻R16的一端接地,所述第二三极管Q2的基极连接在第八电阻R15与第九电阻R16之间。第八电阻R15和第九电阻R16起到分压作用,并且接入恒流源电路,通过第二三极管Q2最终提供给第一三极管Q1稳定的静态工作点。
进一步的,低频信号支路包括第二衰减器、第三衰减器、第一运算放大器U1、第三电容C2、第三电阻R4,所述信号输入端Analog Input通过第二衰减器连接至所述第一运算放大器U1的正相输入端,所述第一运算放大器U1的输出端通过第三电阻R4连接至所述第一三极管Q1的基极;所述第一运算放大器U1的输出端还依次通过第三衰减器、第三电容C2连接至所述第一运算放大器U1的反相输入端。上述中,信号经过第二衰减器进行衰减之后由第一运算放大器U1进行放大,放大后的信号通过第三衰减器衰减,衰减过的信号通过第三电容C2之后反馈回第一运算放大器U1的反相输入端。并且,经过第一运算放大器U1放大后的信号通过第三电阻R4后注入到由第一三极管Q1和第二三极管Q2组成的分立网络中。其中,第一运算放大器U1优选为低频高精度运算放大器。
信号从第一三极管Q1和第二三极管Q2组成的分立网络中输出中,经过电压伺服电路对信号的处理,最终输出到负载RL中。负载RL为一个负载电阻。
通过偏置电压输入端V_offset输入偏置电压,该偏置电压注入到电路中,提供给电路直流偏置电压。偏置电压输入端V_offset分别连接第一运算放大器U1的反相输入端和第一三极管Q1的发射极;所述第一三极管Q1的发射极还连接所述第一运算放大器U1的反相输入端。正压电源端VCC为分立网络提供电源,第一电阻R7用于抑制第一三极管Q1的震荡。负压电源端VEE通过第三电感L3为分立网络提供电源。
作为优选的实施方式,电压伺服电路包括第二运算放大器U2、第四电阻R11、第五电阻R12、第六电阻R13和第七电阻R14,第一三极管Q1的发射极通过第四电阻R11连接第二运算放大器U2的正相输入端,第二运算放大器U2的输出端通过第五电阻R12连接至所述第二运算放大器U2的反相输入端;第六电阻R13的一端连接所述第二运算放大器的反相输入端,另一端接地;第二运算放大器U2的输出端通过第七电阻R14连接负载RL和信号输出端Analog Output。第二运算放大器U2位高频运算放大器,因此在第二运算放大器U2的频率范围内,信号的平坦度都可以由运算放大器进行调节,比分立元件自身的高频平坦度更高。
进一步的,上述电压伺服电路还包括第四电感L4,所述第二运算放大器U2的输出端依次通过第七电阻R14、第四电感L4连接负载RL和信号输出端Analog Output。
进一步的,上述电压伺服电路还包括第四电容C4,所述第四电容C4并接在所述第五电阻R12的两端。
本实施例中,假设第一三极管Q1的输出电压为Vout,由节点电流法可知,输入电流Iout=IRL-IAUX,其中,该IAUX为流过第七电阻R14的电流,而IRL未流过负载RL的电流。由于因此第二运算放大器U2的输出电压为过欧姆定理可以得到:
而通过欧姆定理可知:
所以:
Iout=IRL-IAUX=0
故此时在Q1端看到的等效负载电阻Req为:
由于IEQ1始终与IEQ2相等,不随输出电压变化而变换。从而实现RQ1的无穷大。
本申请实施例中,第二衰减器包括第十电阻R2和第十一电阻R3,所述第十电阻R2的一端连接信号输入端Analog Input,第十一电阻R3的一端接地,所述第一运算放大器U1的正相输入端连接在第十电阻R2与第十一电阻R3之间。
作为优选的实施方式,本实施例的高频信号支路还包括第五电容C1,所述第三电阻R4的一端与所述第五电容C1的一端连接,所述信号输入端Analog Input通过所述第五电容C1连接至所述第一三极管Q1的基极,所述第十电阻R2的一端连接所述第五电容C1的另一端。
进一步的,第三衰减器包括第十二电阻R5和第十三电阻R6,所述第十二电阻R5的一端连接所述第一运算放大器U1的输出端,所述第十三电阻R6的一端接地,所述第三电容C2的一端连接在所述第十二电阻R5与所述第十三电阻R6之间,所述第三电容C2的另一端连接所述第一运算放大器U1的反相输入端。低频信号经过第十电阻R2和第十一电阻R3组成的第二衰减器进行分压,最终输入到第一运算放大器U1的正相输入端进行信号放大,之后放大的信号经过第十二电阻R5和第十三电阻R6进行衰减分压,再反馈回第一运行放大器U1。
作为优选的实施方式,本实施还包括第十四电阻R9和第十五电阻R10,所述第十四电阻R9的一端连接偏置电压输入端V_offset,所述第十五电阻R10的一端连接所述第一三极管Q1的输出端,所述第十四电阻R9的另一端和所述第十五电阻R10的另一端均连接所述第一运算放大器U1的反相输入端。
本实施例中,采用两个三极管替代传统的JFET管或者MOS管,可以得到更高的带宽,并且三极管的静态工作点不会随着偏置电压的变化而变化,使得电路具有更宽的电压输入范围和更好的一致性。由于第二运算放大器U2采用高频的运算放大器,在第二运算放大器的频率范围内,信号的平坦度都由运算放大器进行调节,平坦度性能好。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此,虽然通过以上实施例对本申请进行了较为详细的说明,但是本申请不仅仅限于以上实施例,在不脱离本申请构思的情况下,还可以包括更多其他等效实施例,而本申请的范围由权利要求的范围决定。
Claims (10)
1.一种阻抗变换网络电路结构,其特征在于,包括信号输入端、信号输出端、负压电源端、正压电源端、偏置电压输入端、电压伺服电路、高频信号支路、低频信号支路和负载;
所述高频信号支路包括第一三极管、第二三极管、第一衰减器、第一电感、第二电感、第三电感、第一电阻、第二电阻、第一电容、第二电容,所述第一三极管的集电极依次通过第一电阻、第二电感后连接正压电源端;第一电容的一端在第一电阻和第二电感之间,另一端接地;第一三极管的发射极通过第一电感后连接第二三极管的集电极,第二三极管的发射极连接第二电阻的一端,第二电阻的另一端通过第二电容接地,且第二电阻的另一端通过第三电感连接负压电源端;第二三极管的基极通过第一衰减器连接负压电源端;第一三极管的发射极通过所述电压伺服电路连接信号输出端和负载;第一三极管的基极连接信号输入端;
所述低频信号支路包括第二衰减器、第三衰减器、第一运算放大器、第三电容、第三电阻,所述信号输入端通过第二衰减器连接至所述第一运算放大器的正相输入端,所述第一运算放大器的输出端通过第三电阻连接至所述第一三极管的基极;所述第一运算放大器的输出端还依次通过第三衰减器、第三电容连接至所述第一运算放大器的反相输入端;
所述偏置电压输入端分别连接第一运算放大器的反相输入端和第一三极管的发射极;所述第一三极管的发射极还连接所述第一运算放大器的反相输入端。
2.根据权利要求1所述的阻抗变换网络电路结构,其特征在于,所述电压伺服电路包括第二运算放大器、第四电阻、第五电阻、第六电阻和第七电阻,所述第一三极管的发射极通过第四电阻连接第二运算放大器的正相输入端,所述第二运算放大器的输出端通过第五电阻连接至所述第二运算放大器的反相输入端;所述第六电阻的一端连接所述第二运算放大器的反相输入端,另一端接地;所述第二运算放大器的输出端通过第七电阻连接负载和信号输出端。
3.根据权利要求2所述的阻抗变换网络电路结构,其特征在于,所述电压伺服电路还包括第四电感,所述第二运算放大器的输出端依次通过第七电阻、第四电感连接负载和信号输出端。
4.根据权利要求2所述的阻抗变换网络电路结构,其特征在于,所述电压伺服电路还包括第四电容,所述第四电容并接在所述第五电阻的两端。
5.根据权利要求1所述的阻抗变换网络电路结构,其特征在于,所述第一衰减器包括第八电阻和第九电阻,所述第八电阻的一端连接负压电源端,第九电阻的一端接地,所述第二三极管的基极连接在第八电阻与第九电阻之间。
6.如权利要求1或5所述的阻抗变换网络电路结构,其特征在于,所述第二衰减器包括第十电阻和第十一电阻,所述第十电阻的一端连接信号输入端,第十一电阻的一端接地,所述第一运算放大器的正相输入端连接在第十电阻与第十一电阻之间。
7.根据权利要求6所述的阻抗变换网络电路结构,其特征在于,所述高频信号支路还包括第五电容,所述第三电阻的一端与所述第五电容的一端连接,所述信号输入端通过所述第五电容连接至所述第一三极管的基极,所述第十电阻的一端连接所述第五电容的另一端。
8.根据权利要求6所述的阻抗变换网络电路结构,其特征在于,所述第三衰减器包括第十二电阻和第十三电阻,所述第十二电阻的一端连接所述第一运算放大器的输出端,所述第十三电阻的一端接地,所述第三电容的一端连接在所述第十二电阻与所述第十三电阻之间,所述第三电容的另一端连接所述第一运算放大器的反相输入端。
9.根据权利要求1所述的阻抗变换网络电路结构,其特征在于,还包括第十四电阻和第十五电阻,所述第十四电阻的一端连接偏置电压输入端,所述第十五电阻的一端连接所述第一三极管的输出端,所述第十四电阻的另一端和所述第十五电阻的另一端均连接所述第一运算放大器的反相输入端。
10.根据权利要求1所述的阻抗变换网络电路结构,其特征在于,所述第一电阻的阻值范围在0Ω~100Ω之间,所述第三电阻的阻值范围在1k~50k之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120716127.9U CN214851165U (zh) | 2021-04-08 | 2021-04-08 | 一种阻抗变换网络电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120716127.9U CN214851165U (zh) | 2021-04-08 | 2021-04-08 | 一种阻抗变换网络电路结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214851165U true CN214851165U (zh) | 2021-11-23 |
Family
ID=78762730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120716127.9U Active CN214851165U (zh) | 2021-04-08 | 2021-04-08 | 一种阻抗变换网络电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214851165U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114164A (zh) * | 2021-04-08 | 2021-07-13 | 广州致远电子有限公司 | 一种阻抗变换网络电路结构 |
-
2021
- 2021-04-08 CN CN202120716127.9U patent/CN214851165U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113114164A (zh) * | 2021-04-08 | 2021-07-13 | 广州致远电子有限公司 | 一种阻抗变换网络电路结构 |
CN113114164B (zh) * | 2021-04-08 | 2024-06-18 | 广州致远电子股份有限公司 | 一种阻抗变换网络电路结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113114164B (zh) | 一种阻抗变换网络电路结构 | |
CN110677132B (zh) | 一种射频线性功率放大器电路 | |
US7068099B2 (en) | Power amplifier module with distortion compensation | |
WO2023061089A1 (zh) | 应用于5G-Sub6G频段通信系统的射频功率放大器 | |
CN109150115A (zh) | 一种射频功率放大器偏置电路 | |
JP3684861B2 (ja) | 可変利得増幅器 | |
CN214851165U (zh) | 一种阻抗变换网络电路结构 | |
CN108429541A (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
EP2089727A2 (en) | Square cell having wide dynamic range and power detector implementing same | |
CN112653402A (zh) | 一种基于硅基bjt工艺的低压中功率射频放大器 | |
CN104734641B (zh) | 混频器 | |
JPS589409A (ja) | 電圧・電流変換回路 | |
JPH0447488B2 (zh) | ||
JP2001344559A (ja) | アナログ乗算回路および可変利得増幅回路 | |
CN111193477A (zh) | 一种复合放大器 | |
CN116318048B (zh) | 一种数据采集卡电路 | |
CN113346846B (zh) | 基于硅基bjt工艺的射频差分放大器及其增益温度稳定性的提升方法 | |
CN213990615U (zh) | 一种功率放大模块及电路 | |
CN210405325U (zh) | 功率检测器 | |
CN113014247A (zh) | 一种输入缓冲器 | |
CN215344507U (zh) | 一种宽带包络跟踪功率放大器 | |
CN112311334A (zh) | 一种用于5g通讯中的功率放大器 | |
CN115776280A (zh) | 功放电路、射频放大电路以及通讯设备 | |
CN205160473U (zh) | 超宽带低输入共模电压正交调制器 | |
CN113364438A (zh) | 一种高线性度的中频缓冲电路及缓冲器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220819 Address after: Room 304, 3rd Floor, No. 43, Sicheng Road, Tianhe District, Guangzhou City, Guangdong Province, 510000 Patentee after: Guangzhou Zhiyuan Instrument Co.,Ltd. Address before: 510000 room 306, 3rd floor, 43 Sicheng Road, software park, Tianhe District, Guangzhou City, Guangdong Province Patentee before: GUANGZHOU ZHIYUAN ELECTRONICS Co.,Ltd. |