CN214585663U

CN214585663U - 一种低温漂电源电压检测电路

Info

Publication number: CN214585663U
Application number: CN202120168469.1U
Authority: CN
Inventors: 谭在超; 张胜; 涂才根; 丁国华; 罗寅
Original assignee: Suzhou Covette Semiconductor Co ltd
Current assignee: Suzhou Covette Semiconductor Co ltd
Priority date: 2021-01-21
Filing date: 2021-01-21
Publication date: 2021-11-02
Anticipated expiration: 2031-01-21

Abstract

本实用新型公开了一种低温漂电源电压检测电路,所述电路的第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的源极连接电源电压VCC,第一PMOS管P1的漏极和栅极以及第二PMOS管P2的栅极连接在一起，第二PMOS管P2的漏极连接第三PMOS管P3的栅极，第三PMOS管P3的漏极连接第五电阻R5，第一电阻R1和第二电阻R2的连接点接第一NPN型三级管Q1的基极,第一NPN型三级管Q1的集电极接第一PMOS管P1的漏极，第一NPN型三级管Q1的发射极连接第三电阻R3，第一NPN型三级管Q1的基极连接第二NPN型三级管Q2的基极，第二NPN型三级管Q2的集电极连接第二PMOS管P2的漏极，第二NPN型三级管Q2的发射极、第三电阻R3与第四电阻R4相连接，节省了芯片面积，减小了功耗电流，极大地降低了应用成本。

Description

一种低温漂电源电压检测电路

技术领域

本实用新型涉及模拟集成电路设计技术领域，具体涉及一种低温漂电源电压检测电路。

背景技术

在模拟集成电路设计过程中，电路对供电电源的电压是有一定要求的，如果电源电压过低则电路不能正常启动和工作,如果电源电压过高，则有可能对电路造成损坏,所以我们通常需要对电源的电压进行检测，只有检测到电源电压符合要求时才会启动电路，对电源电压的检测不应受温度变化的影响,图1所示为一种常见的低温漂电源电压检测电路，图中电阻Rf1和Rf2对电源电压VCC进行分压采样，得到电压VP：

VP=VCC*Rf2/(Rf1+Rf2)

图中带隙基准模块（Bandgap）产生带隙基准电压Vref，该电压随温度的变化可忽略,电压Vref和VP分别连接到比较器COMP的正相输入端和反相输入端，OUT连接比较器COMP的输出端,当VP>Vref时，即：

VCC>Vref*(Rf1+Rf2)/Rf2

OUT输出低电平，说明电源电压VCC高于设定阈值，

当VP<Vref时，即：

VCC<Vref*(Rf1+Rf2)/Rf2

OUT输出高电平，说明电源电压VCC低于设定阈值，

图1中的电路结构需要用到独立的带隙基准模块（Bandgap）和比较器模块（COMP），电路结构复杂，功耗电流大，芯片面积大，应用成本高，基于上述原因，我们实用新型了本专利电路，将带隙基准模块和比较器模块很好的结合到一起，改进了原检测电路的缺点。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种低温漂电源电压检测电路,所述电路包括电源电压（VCC）、第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第一NPN型三级管（Q1）、第二NPN型三级管（Q2）,所述第一PMOS管（P1）、第二PMOS管（P2）和第三PMOS管（P3）的源极连接电源电压（VCC）,所述第一PMOS管（P1）的漏极和栅极以及第二PMOS管（P2）的栅极连接在一起，所述第二PMOS管（P2）的漏极连接第三PMOS管（P3）的栅极，所述第三PMOS管（P3）的漏极连接第五电阻（R5），所述第一电阻（R1）和第二电阻（R2）的连接点接第一NPN型三级管（Q1）的基极,所述第一NPN型三级管（Q1）的集电极接第一PMOS管（P1）的漏极，所述第一NPN型三级管（Q1）的发射极连接第三电阻（R3），所述第一NPN型三级管（Q1）的基极连接第二NPN型三级管（Q2）的基极，所述第二NPN型三级管（Q2）的集电极连接第二PMOS管（P2）的漏极，所述第二NPN型三级管（Q2）的发射极、第三电阻（R3）与第四电阻（R4）相连接，所述第三PMOS管（P3）与第五电阻（R5）连接处连接OUT输出端。

作为本实用新型的一种改进, 第一电阻（R1）和第二电阻（R2）对电源电压（VCC）分压采样，形成分压采样电压VA，第一PMOS管（P1）与第二PMOS管（P2）之间形成电压VB。

作为本实用新型的一种改进,所述电源电压（VCC）升高，电压VB输出低电平，OUT输出端输出高电平。

作为本实用新型的一种改进,所述电源电压（VCC）降低，电压VB输出高电平，OUT输出端输出低电平。

作为本实用新型的一种改进, 第一电阻（R1）和第二电阻（R2）为相同材质的电阻。

作为本实用新型的一种改进,所述第一PMOS管（P1）和第二PMOS管（P2）的宽长比W/L值相等。

作为本实用新型的一种改进,所述第一NPN型三级管（Q1）和第二NPN型三级管（Q2）的发射极面积比为N:1，所述第一NPN型三级管（Q1）与第二NPN型三级管（Q2）的发射极形成电流I1和I2。

本实用新型的有益效果是：本实用新型提供的一种低温漂电源电压检测电路，结构简单，实现了对电源电压检测的低温漂，同时因为省掉了专门的带隙基准模块和比较器模块，芯片面积节省了50%以上，功耗电流减小了60%以上，极大地降低了应用成本，同时实现了绿色节能的目的，本实用新型提供的检测电路，在-40℃~125℃温度范围内，检测阈值电压温漂小于5mV。

附图说明

图1为背景技术所述的检测电路结构示意图。

图2为实施例所述的检测电路结构示意图。

图3为实施例所述的不同温度下VB电压翻转时比较阈值电压的变化示意图。

具体实施方式

下面结合附图1至附图3和具体实施方式，进一步阐明本实用新型，应理解下述具体实施方式仅用于说明本实用新型而不用于限制本实用新型的范围。

实施例：根据附图2所示，所述电路包括电源电压VCC、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一NPN型三级管Q1、第二NPN型三级管Q2,所述第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的源极连接电源电压VCC,所述第一PMOS管P1的漏极和栅极以及第二PMOS管P2的栅极连接在一起，所述第二PMOS管P2的漏极连接第三PMOS管P3的栅极，所述第三PMOS管P3的漏极连接第五电阻R5，所述第一电阻R1和第二电阻R2的连接点接第一NPN型三级管Q1的基极,所述第一NPN型三级管Q1的集电极接第一PMOS管P1的漏极，所述第一NPN型三级管Q1的发射极连接第三电阻R3，所述第一NPN型三级管Q1的基极连接第二NPN型三级管Q2的基极，所述第二NPN型三级管Q2的集电极连接第二PMOS管P2的漏极，所述第二NPN型三级管Q2的发射极、第三电阻R3与第四电阻R4相连接，所述第三PMOS管P3与第五电阻R5连接处连接OUT输出端。

第一电阻R1和第二电阻R2对电源电压VCC分压采样，形成分压采样电压VA，第一PMOS管P1与第二PMOS管P2之间形成电压VB，其中：

VA= VA=VCC*R2/(R1+R2)——公式1；

所述第一PMOS管P1和第二PMOS管P2的宽长比W/L值相等，所述第一NPN型三级管Q1和第二NPN型三级管Q2的发射极面积比为N:1，所述第一NPN型三级管Q1与第二NPN型三级管Q2的发射极形成电流I1和I2，其中：

I1=（Vbe2-Vbe1）/R3——公式2；

Vbe1和Vbe2分别是第一NPN型三级管Q1和第二NPN型三级管Q2发射极的电压值，根据Vbe1=VT*ln[I1/(N*Is)], Vbe2=VT*ln（I2/Is），Is为二极管的反向饱和电流，

代入公式2中，得：

I1=（Vbe2-Vbe1）/R3

={ VT*ln（I2/Is）- VT*ln[I1/(N*Is)]}/R3

= VT*ln(N*I2/I1)/R3——公式3；

根据图2所示，第四电阻R4上的电流为：

I1+I2=(VA-Vbe2)/R4——公式4；

当I1等于I2时，I1+I2=2*I1——公式5；

综合公式3、公式4和公式5，设定I1=I2时VA的电压值为VA0：

(VA0-Vbe2)/R4=2I1=2*VT*ln(N*I2/I1)/R3——公式6；

可以得到VA0的值为：

VA0=Vbe2+2*VT* ln(N*I2/I1)*R4/R3——公式7；

VA0= Vbe2+2*VT* ln(N)*R4/R3——公式8；

在室温下Vbe2的温度系数约为-1.5mV/K,VT的温度系数约为0.087mV/K,

只要满足条件：2* ln(N)*R4/R3*0.087mv-1.5mV=0,

即：2*ln(N)*R4/R3=17.2

根据公式8，则得到近似不受温度的影响阈值电压VA0，VA0即是我们常见带隙基准电压：

VA0=Vbe2+VT*17.2≈1.17V——公式9；

如果电源电压VCC电压升高，使得分压采样电压VA的电压大于VA0,根据公式7，则I2/I1的值变大，此时I1不再等于I2，即：I2>I1，由于第一PMOS管P1与第二PMOS管P2的宽长比W/L值相等，流经第二PMOS管P2的电流最大只能与流经第一PMOS管P1的电流相等，所以第二NPN型三级管Q2的基极电流将变大，第二NPN型三级管Q2进入饱和区，即VB输出低电平，OUT输出高电平。

如果电源电压VCC电压降低，使得分压采样电压VA的电压小于VA0,根据公式7，则I2/I1的值变小，此时I1不再等于I2，即：I2<I1，由于第一PMOS管P1与第二PMOS管P2的宽长比W/L值相等，将使得第一PMOS管P1进入线性区，即VB输出高电平，OUT输出低电平。

第一电阻R1和第二电阻R2为相同材质的电阻，它们对电源电压VCC进行分压后得到的分压采样电压VA将不受温度影响，又因为比较阈值电压VA0不受温度影响，所以本实用新型对电源电压VCC的检测阈值将不受温度的影响，图3显示了分别在25℃、-40℃和125℃时，VB电压翻转时VA0的比较阈值电压，图3中横坐标为VA0的比较阈值,纵坐标为VB的电压值,可看出该阈值电压基本不受温度变化的影响。

在本实用新型的描述中，需要说明的是，指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制,此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接,可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通,对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

最后应说明的是：以上所述的实施例仅用于说明本实用新型的技术方案，而非对其限制，尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或全部技术特征进行等同替换，而这些修改或替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的范围。

Claims

1.一种低温漂电源电压检测电路,其特征在于,所述电路包括电源电压（VCC）、第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第一NPN型三级管（Q1）、第二NPN型三级管（Q2）,所述第一PMOS管（P1）、第二PMOS管（P2）和第三PMOS管（P3）的源极连接电源电压（VCC）,所述第一PMOS管（P1）的漏极和栅极以及第二PMOS管（P2）的栅极连接在一起，所述第二PMOS管（P2）的漏极连接第三PMOS管（P3）的栅极，所述第三PMOS管（P3）的漏极连接第五电阻（R5），所述第一电阻（R1）和第二电阻（R2）的连接点接第一NPN型三级管（Q1）的基极,所述第一NPN型三级管（Q1）的集电极接第一PMOS管（P1）的漏极，所述第一NPN型三级管（Q1）的发射极连接第三电阻（R3），所述第一NPN型三级管（Q1）的基极连接第二NPN型三级管（Q2）的基极，所述第二NPN型三级管（Q2）的集电极连接第二PMOS管（P2）的漏极，所述第二NPN型三级管（Q2）的发射极、第三电阻（R3）与第四电阻（R4）相连接，所述第三PMOS管（P3）与第五电阻（R5）连接处连接OUT输出端。

2.根据权利要求1所述的低温漂电源电压检测电路,其特征在于, 所述第一电阻（R1）和第二电阻（R2）对电源电压（VCC）分压采样，形成分压采样电压VA，第一PMOS管（P1）与第二PMOS管（P2）之间形成电压VB,当分压采样电压VA达到一定阈值时，电压VB的电压翻转。

3.根据权利要求2所述的低温漂电源电压检测电路，其特征在于，所述电源电压（VCC）升高，电压VB输出低电平，OUT输出端输出高电平。

4.根据权利要求3所述的低温漂电源电压检测电路，其特征在于，所述电源电压（VCC）降低，电压VB输出高电平，OUT输出端输出低电平。

5.根据权利要求1所述的低温漂电源电压检测电路,其特征在于, 所述第一电阻（R1）和第二电阻（R2）为相同材质的电阻。

6.根据权利要求1所述的低温漂电源电压检测电路,其特征在于,所述第一PMOS管（P1）和第二PMOS管（P2）的宽长比W/L值相等。

7.根据权利要求1所述的低温漂电源电压检测电路，其特征在于，所述第一NPN型三级管（Q1）和第二NPN型三级管（Q2）的发射极面积比为N:1，所述第一NPN型三级管（Q1）与第二NPN型三级管（Q2）的发射极形成电流I1和I2。