CN214504949U - 兼容eDP和LVDS标准的通用显示接口、数字信号处理电路 - Google Patents
兼容eDP和LVDS标准的通用显示接口、数字信号处理电路 Download PDFInfo
- Publication number
- CN214504949U CN214504949U CN202120546566.XU CN202120546566U CN214504949U CN 214504949 U CN214504949 U CN 214504949U CN 202120546566 U CN202120546566 U CN 202120546566U CN 214504949 U CN214504949 U CN 214504949U
- Authority
- CN
- China
- Prior art keywords
- edp
- lvds
- signal
- display screen
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本实用新型提供了一种兼容eDP和LVDS标准的通用显示接口、数字信号处理电路,接口包括:复用的eDP连接端子引脚,用于连接eDP显示屏,以向其提供eDP信号;复用的LVDS连接端子引脚,用于连接LVDS显示屏,以向其提供LVDS信号。
Description
技术领域
本实用新型涉及数字图像技术领域,特别涉及一种兼容eDP和LVDS标准的通用显示接口以及对应的数字信号处理电路。
背景技术
eDP和LVDS标准接口都是目前显示屏产品的主要图像视频信号输入接口。在涉及显示屏应用的所有实际应用设备/处理器主板上都需要具有与显示屏对应的图像视频信号板上接口,以完成对应连接并实现图像视频信号的传输与显示。
LVDS标准接口是一种利用低电压差分信号的图像视频数据传输接口,是为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字图像视频信号传输方式。实际应用设备/处理器主板采用LVDS输出接口,可以使得视频信号在差分PCB线或平衡电缆上以几百Mbps的速率传输,并采用低压和低电流的信号驱动方式来实现低噪声和低功耗。
基于各行业日益发展的应用需要,图像视频传输显示朝着高分辨,宽色域,动态刷新节能等方向发展。eDP标准接口是VESA协会所有的基于DisplayPort架构和协议的一种全数字化图像视频信号通用传输接口。其具有的高带宽数字信号传输通路,实现了可以用较简单的连接器以及较少的引脚来传递高分辨率图像视频信号,且能够实现多路视频数据同时传输。同时提供微封包结构与特定的编码方式,拥有较小的EMI(电磁干扰),并具有强大的版权保护功能等等特点。实际应用设备/处理器主板采用eDP输出接口,可以使得图像视频信号在高带宽的差分PCB线或平衡电缆上以1.62G/2.7G/5.4G/8.1G bps的速率传输,其传输速率远高于LVDS。
eDP标准的上述以高带宽为典型的诸多特点,使得eDP接口成为了图像视频信号传输显示领域内主流的且日益快速发展的通用图像视频信号接口,成为了LVDS标准接口的替代者。事实上,以Intel/AMD为代表的大部分主处理器厂商推出的主处理器平台显示处理单元(GPU)均早已只支持eDP输出,而舍弃了对LVDS输出接口的支持。另一方面,基于已有行业需求和既有LVDS显示屏生产线的投资,诸多显示屏供应厂商和显示模组供应商一起,还在提供LVDS输入接口的显示屏,显示屏市场/供应链上,LVDS和eDP显示屏呈现出齐头并进的格局。
在实际应用设备/处理器主板的设计中,一般会针对eDP或者LVDS显示屏,设计对应的板上显示屏连接端子,并根据显示屏信号接入端子定义,定制专有软排线(Flat PanelCable),实现与显示屏的对接。实际应用设备/处理器主板的设计中,如实际应用场景需要对应LVDS显示屏进行支持,基于只支持eDP输出接口的主处理器平台,则需要使用专用的eDP到LVDS的信号转码专用处理芯片/电路。而一般地,作为主板应用中的内嵌/板上显示接口,主处理器的显示处理单元(GPU)往往只有一个eDP输出接口/通路。当eDP到LVDS信号转码芯片/电路占用了这一输出接口/通路,则对应应用设备/处理器主板就不能支持对于eDP显示屏的连接。这种对于eDP和LVDS显示屏二选一的支持,虽然不会限制针对专用应用场景的应用设备/处理器主板的设计和应用,然而,对于通用的应用设备/处理器主板供应商来说,这种二选一则明显限制了其系统设备/主板产品的应用,降低了其产品的通用性。
实用新型内容
本实用新型的目的在于提供一种兼容eDP和LVDS标准的通用显示接口、数字信号处理电路,以解决现有支持单显示接口的处理器主板通用性差的问题。
为解决上述技术问题,本实用新型提供一种兼容eDP和LVDS标准的通用显示接口,包括:
复用的eDP连接端子引脚,用于连接eDP显示屏,以向其提供eDP信号;
复用的LVDS连接端子引脚,用于连接LVDS显示屏,以向其提供LVDS信号。
本实用新型还提供一种包括如上所述的通用显示接口的数字信号处理电路,还包括:
eDP信号源,用于提供eDP信号;
第一链路,用于将eDP信号提供至eDP连接端子引脚;
第二链路,用于将eDP信号转换为LVDS信号后,提供至LVDS连接端子引脚。
可选的,在所述的数字信号处理电路中,还包括:
eDP主链路,用于连接在eDP信号源与第一链路和第二链路之间,对eDP信号进行均衡、切换和/或复制后将eDP信号提供至第一链路和第二链路;
链路复用单元,用于连接在通用显示接口与第一链路和第二链路之间,或连接在通用显示接口与第一链路之间。
可选的,在所述的数字信号处理电路中,所述第一链路包括:
预增强单元,用于对输入的eDP信号进行预增强处理,以补偿链路复用单元及通用显示接口造成的信号衰减。
可选的,在所述的数字信号处理电路中,所述第二链路包括:
eDP接收器,用于对eDP信号进行接收、去扩频及解码处理,已将eDP信号处理成RGB信号,传送到LVDS发送器;
LVDS发送器,用于对RGB信号进行串行化处理,形成LVDS信号,并将LVDS信号发送至通用显示接口。
可选的,在所述的数字信号处理电路中,通用显示接口的引脚定义基于LVDS连接端子引脚的定义,将eDP连接端子引脚的eDP信号复用到LVDS连接端子引脚中的部分引脚上,通用显示接口复用引脚的定义由链路复用单元的信号复用定义决定;
基于通用显示接口的引脚定义和显示屏信号接入端子的引脚定义,定制LVDS显示屏和eDP显示屏的FPC软排线,将LVDS信号和/或eDP信号传送到LVDS显示屏和/或eDP显示屏上显示。
可选的,在所述的数字信号处理电路中,还包括:
HPD信号发生器,被配置为当处理器主板连接LVDS显示屏时,生成HPD信号,发送至eDP信号源;以及
当处理器主板连接eDP显示屏时,自动检测eDP显示屏提供的HPD信号,以检测eDP显示屏的热插拔;
AUX/DDC控制器,被配置为处理eDP信号的辅助通讯通路信号、以及LVDS信号的DDC通路信号。
可选的,在所述的数字信号处理电路中,还包括:
当处理器主板连接LVDS显示屏时,AUX/DDC控制器处理与eDP信号源之间的AUX通讯,读取LVDS显示屏内的EDID缓存信息;
当处理器主板连接eDP显示屏时,AUX/DDC控制器监控和处理eDP信号源和eDP显示屏的AUX通讯;
基于对HPD信号发生器和/或AUX/DDC控制器的控制组态进行eDP显示屏和LVDS显示屏的自动识别。
可选的,在所述的数字信号处理电路中,还包括:
通用信号处理单元,用于进行eDP信号源与通用显示接口之间所有功能模块的协调控制、以及控制LVDS显示屏和/或eDP显示屏的上电时序和背光;
LVDS显示屏和/或eDP显示屏的上电时序和背光控制信号包括:上电使能控制信号、背光使能控制信号、背光亮度调节控制信号;
ROM模块,用于存储通用信号处理单元运行的固件、LVDS显示屏和/或eDP显示屏的EDID缓存信息与上电时序参数;
通用信号处理单元调用存储在ROM模块内的信息,控制第一链路、第二链路、eDP主链、链路复用单元、HPD信号发生器和AUX/DDC控制器进行eDP信号源与通用显示接口之间所有功能模块的联动控制、对信号的自动调整与切换;
辅助控制接口,作为数字信号处理电路/芯片输入或外部控制信号输入的接口。
可选的,当通用显示接口被组态作为整体只连接LVDS显示屏或eDP显示屏时,eDP连接端子引脚与LVDS连接端子引脚复用,第一链路和第二链路通过链路复用单元连接至通用显示接口;
当通用显示接口被组态为两个分别连接LVDS显示屏和eDP显示屏的子端子时,第一链路通过链路复用单元连接至第一子端子,HPD信号发生器和AUX/DDC控制器连接至第一子端子,第二链路直接连接至第二子端子,通用信号处理单元连接至第二子端子。
在本实用新型提供的兼容eDP和LVDS标准的通用显示接口、数字信号处理电路中,通过通用显示接口包括连接eDP显示屏的eDP连接端子引脚向其提供eDP信号、以及连接LVDS显示屏的LVDS连接端子引脚向其提供LVDS信号,实现了该通用显示接口及其处理器主板可以以同时或者不同时的方式连接eDP显示屏和LVDS显示屏,通用性较强。
附图说明
图1是本实用新型一实施例通用显示接口及数字信号处理电路原理示意图;
图2是本实用新型一实施例通用显示接口及数字信号处理电路原理示意图;
图3是本实用新型一实施例通用显示接口的引脚定义示意图;
图4是本实用新型一实施例数字信号处理芯片引脚示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的兼容eDP和LVDS标准的通用显示接口及数字信号处理电路作进一步详细说明。根据下面说明和权利要求书,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
另外,除非另行说明,本实用新型的不同实施例中的特征可以相互组合。例如,可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征,所得到的实施例同样落入本申请的公开范围或记载范围。
本实用新型的核心思想在于提供一种兼容eDP和LVDS标准的通用显示接口及相应的数字信号处理电路,以解决现有的单显示接口的处理器主板通用性差的问题。
为实现上述思想,本实用新型提供了一种兼容eDP和LVDS标准的通用显示接口及数字信号处理电路,包括:复用的eDP连接端子引脚,用于连接eDP显示屏,以向其提供eDP信号;复用的LVDS连接端子引脚,用于连接LVDS显示屏,以向其提供LVDS信号。
本实用新型提供了兼容eDP与LVDS标准通用接口设计的相关方法和流程。各种实施例可能包含基于专用的将eDP转换为LVDS和eDP输出的芯片/电路,和将eDP信号和LVDS信号复用引脚的通用接口端子。各种实施例可能包含的信号处理模块,连接端子和信号处理流程被详细介绍。在一个说明性示例中,一种具体的通用显示接口复用引脚定义,和一款具体的eDP转LVDS和eDP输出的芯片被介绍。在一个示例中,一块eDP显示屏和一块LVDS显示屏的双屏显示方案被介绍。基于精心设计的eDP转LVDS/eDP芯片电路,通过引脚复用的连接端子和定制的显示屏软排线FPC,实际应用系统电路或者处理器主板,可以实现对不同eDP和LVDS标准显示屏的支持,且通过优化设计,可以支持eDP和LVDS显示屏的同时显示。处理器主板包括数字信号处理电路以及其他电路。
兼容eDP与LVDS标准的通用接口设计涉及到两个标准接口兼容的一个设计或方法。一些实施例可能包括基于专用的eDP到LVDS/eDP转换芯片/电路的应用,也可能包括对应通用物理连接端子的设计。在一个说明性示例中,eDP信号从eDP信号源-例如显示处理单元(GPU)输出,并具有1.62Gbps或者5.4Gbps的信号传输链路速率;eDP信号或者LVDS信号从应用设备/处理器主板的同一个板上通用显示接口输出,可以支持不同分辨率/刷新率/色深的显示器。在各种实施例中,专用的eDP到LVDS/eDP转换芯片被应用到,并作为兼容eDP与LVDS通用接口设计中的主要的信号处理电路。在各种实施例中,因LVDS信号传输速率低,信号传输需要更多的信号传输线,LVDS信号连接端子也具有更多的引脚,故通用物理连接端子一般基于LVDS连接端子,将eDP信号复用在其某些信号引脚上来实现。在一个说明性示例中,专用的板上显示器连接端子引脚定义被设计,基于这个连接端子引脚定义和不同的显示品接入端子引脚定义,可以定制不同的专用连接软排线FPC,实现对不同标准显示屏的物理连接。基于专用的eDP到LVDS/eDP转换芯片/电路,各种实施例可以实现实际应用设备/处理器主板对于eDP/LVDS标准显示屏的双重支持。
各种实施例可以实现一个或多个优点。在一些实施例中,从同一个板上显示连接端口接入的eDP显示屏或者LVDS显示屏,可以被自动识别并进行实际应用设备/处理器主板上eDP信号和LVDS信号的自动切换输出。这种显示屏的自动识别和信号标准切换输出,可以通过监控接入eDP显示屏或者LVDS显示屏的关键信号实现,也可以是监控了eDP显示屏和LVDS显示屏的连接链路握手通讯沟通信息。多种冗余设计可以提高自动识别/切换的可靠性。这样不同标准接口显示屏之间的自动识别和输出信号的自动切换,可以极大降低实际应用设备/处理器主板设计工程师的调试工作量,提升最终用户对于终端设备使用的满意度。
在一个说明性示例中,eDP信号从显示处理单元(GPU)输出,且根据与接入的显示屏或者专用eDP到LVDS/eDP转换芯片之间的链路握手通讯沟通结果,或者是固定的板上电路控制位硬件组态,又或者是主处理器对于板上电路控制位的功能控制,通过对于信号转换电路模块的联动调整,可以实现对输入eDP信号和输出eDP或者LVDS信号进行自动调整,最终实现对于不同显示屏的支持和切换,如分辨率,刷新率和色深等。这种自动调整和对不同显示屏的支持,使得实际应用设备/处理器主板可以支持多种不同的eDP和LVDS显示屏,这赋予了终端系统设备更多的实际应用可能和灵活的应用现场硬件组态能力。
在一些实施例中,优化改进的设计可以让实际应用系统设备/处理器主板除了可以支持eDP和LVDS显示屏,而且可以复制并分发从主处理器图像显示单元(GPU)发送出来的显示数据,同时支持两种显示屏以复制显示内容的方式同时工作。这种优化改进的设计,可能是基于对于eDP到LVDS/eDP转换芯片/电路的调整,且这种调整可能包括对固件(Firmware)和外围硬件电路的调整。在说明性示例中,一个eDP显示屏和一个LVDS显示屏,通过各自定制的软排线(FPC),连接到同一个专用板上显示器连接端子的两个不同的通路上(后面称为子端子)。通过对于专用的eDP到LVDS/eDP转换芯片/电路的调整与组态,让从主处理器图像处理单元(GPU)eDP接口输出的图像内容,同时复制显示在eDP和LVDS显示屏上。在这些示例中,eDP显示屏和LVDS显示屏必须支持相同的显示分辨率模式,且支持与专用板上显示其连接端子分出的两个子端子的信号连接。这种优化改进的设计让实际应用设备/处理器主板具有双屏显示的功能,这对于终端设备来讲具有更多的实际应用可能。
一些实施例中,eDP显示屏和LVDS显示屏的上电时序和背光控制,可以由主处理器图像显示单元(GPU)来控制,也可以由专用的eDP到LVDS/eDP转换芯片/电路来控制。当由后者来控制的时候,GPU无须提供额外的控制时序。一个说明性示例中,显示屏的上电控制和背光控制时序可以通过对于专用的eDP到LVDS/eDP转换芯片/电路的固件组态来完成。一般地,GPU提供的时序参数会保存在系统BIOS/VBIOS中,且只提供一组设定好的时序参数。而专用的eDP到LVDS/eDP转换芯片/电路的固件保存在专用ROM中,依据专用ROM的大小可以保存多组不同的时序参数,这些时序参数和显示屏的分辨率等参数一起被保存。实际上,不同eDP/LVDS显示屏可能会有不同的上电时序和背光控制方式,其控制交由专用的eDP到LVDS/eDP转换芯片/电路的软件组态来完成,对于实际应用场景而言,显然具有更大的灵活性。
如图1~2所示,简要介绍说明兼容eDP和LVDS的通用接口设计实施例的设计及示例性的双屏显示功能。然后,参照图3和图4,公开介绍一个示例性用于兼容eDP和LVDS显示屏通用接口设计实施例的专用信号转换芯片及对应示例性物理连接接口端子的信号引脚定义。
输入的eDP信号被切换或者复制到两路信号传输通路上,一路eDP信号被转换为LVDS信号,另一路保持原有eDP信号不变或者经过预增强,LVDS信号和eDP信号被复用到同一信号传输链路/通路上输出。通用显示接口的引脚定义由LVDS信号和eDP信号的复用定义决定。其中,根据应用需要,通用显示接口可以被分为两个子端子,用于支持eDP屏和LVDS屏同时显示。一个子端子包括复用的信号通路,用于传送eDP信号;另一个子端子没有复用信号通路,用于传送LVDS信号。
通过通用显示接口自动识别eDP显示屏和LVDS显示屏,并完成输出eDP信号或LVDS信号的自动切换。自动识别eDP显示屏和LVDS显示屏,实现方法/机制包括对eDP显示屏输出热插拔检测HPD信号的检测,和对AUX通讯的实时监测。其中,对HPD信号和AUX通讯的双重检测和监测,可提升对eDP显示屏和LVDS显示屏识别的可靠性。其中,对输出eDP信号或者LVDS信号的自动切换,由通用信号处理单元调用ROM模块存储的信息,控制主链路信号转换模块(包括第一链路、第二链路、eDP主链、链路复用单元、HPD信号发生器和AUX/DDC控制器)完成。多种显示屏的信息被预设存储在ROM模块中。
经处理器主板,或者外部控制器,或者板上硬件电路组态控制通用信息处理单元,调用ROM模块中显示屏信息或者通过AUX/DDC通路读取接入显示屏的信息,完成与eDP信号源沟通后,协调主链路信号转换模块完成对输出信号的调整,实现对于多种显示屏的支持。
图1中,eDP信号源1为实际应用系统设备/处理器主板上集成了eDP发送器模组的图像显示单元(GPU),是整个通用接口设计/信号流程中的eDP信号源。eDP主链路上的图像视频数据/时钟混合信号被发送到eDP主链路2,eDP主链路2完成对eDP信号的均衡,切换与复制功能。一般地,经过eDP主链路2,eDP信号被切换/复制到2个信号通路,其中一路被传送到eDP接收器3,另一路传送到预增强单元5。eDP接收器3是eDP信号接收器,完成对于eDP信号的接收,去扩频等以及解码功能,eDP图像视频信号经eDP接收器3被处理成RGB信号,传送到LVDS发送器4。LVDS发送器4是LVDS的发送器,完成对RGB信号的串行化和发送等功能。经LVDS发送器4输出的LVDS信号和经过过预增强单元5的eDP信号都会被传送到链路复用单元6。预增强单元5是eDP信号的预增强模块,完成对于输入eDP信号的预增强处理,补偿链路复用单元6及后继接口/电路带来的信号衰减。链路复用单元6完成将LVDS信号和eDP信号复用到同一传输链路/信号通路,这种复用是排他性的,即同一时间只有一种信号在该传输链路/信号通路上传送。经过链路复用单元6处理后LVDS信号或者eDP信号,被传送到通用显示接口11上。一般地,因LVDS信号需要较多的物理传输链路,通用显示接口11的引脚定义通常基于LVDS信号连接端子引脚定义,将eDP信号复用到其中的某些信号引脚上,且通用显示接口11复用引脚的定义由链路复用单元6的信号复用定义决定。基于通用显示接口的信号引脚定义和显示屏信号接入端子的信号引脚定义,可以定制出各种针对LVDS显示屏和eDP显示屏的FPC软排线12,将LVDS信号和/或者eDP信号传送到LVDS显示屏和/或者eDP显示屏13上显示。
图1中,HPD信号发生器7,在接LVDS显示屏的应用中,该模块会生成一个HPD信号,发送给主处理器图像显示单元(GPU)的eDP发送器;在接eDP显示屏应用中,eDP显示屏发送的热插拔检测HPD信号可以被HPD信号发生器7自动检测到,eDP显示屏的HPD信号可能被旁路直接输出给主处理器图像显示单元(GPU)的eDP发送器,也可能由该模块生成HPD信号。AUX/DDC控制器8负责对eDP信号辅助通讯通路AUX的信号处理和对LVDSDDC通路的信号处理。当接LVDS显示屏时,AUX/DDC控制器8处理其与eDP信号源1之间的AUX通讯,而且根据应用需要可能完成对LVDS显示屏内EDID缓冲信息的读取。当接eDP显示屏时,AUX/DDC控制器8通常只负责监控eDP发送器和eDP显示屏的AUX通讯,也可能对AUX通讯根据应用需要进行处理。在一些实施方案中,对eDP显示屏和LVDS显示屏的自动识别功能,可能基于对HPD信号发生器7和/或者AUX/DDC控制器8的控制组态来实现。
图1中,通用信号处理单元9,完成其他所有eDP信号源1与通用显示接口11之间模块的协调与控制以及对显示屏的上电时序和背光控制。显示屏的上电时序和背光控制信号基本上由上电使能控制,背光使能控制和背光亮度调节控制信号组成。还包括ROM模块10,通常可能存储通用信号处理单元9运行的固件,各种显示屏EDID缓存信息与上电时序参数等等。在各种实施例中,对信号转换电路模块的联动控制,和对输入输出信号的自动调整与切换等功能,都由通用信号处理单元9调用预设存储在ROM模块10内的信息,控制第一链路、第二链路、eDP主链、链路复用单元、HPD信号发生器和AUX/DDC控制器来完成。辅助控制接口14用于主处理器控制输入或者外部控制信号输入的接口,这些接口包括且不限于行业内通用的GPIO,UART,IIC,SPI或者组合等等接口。在一些实施方案中,对不同eDP显示屏和LVDS显示屏的支持和切换,可能由处理器主板或者外部控制器,又或者是板上电路硬件组态,通过辅助控制接口14对通用信号处理单元9发送指令进行控制,通用信号处理单元9调用预设存储在ROM模块10内的显示屏信息,或者调用AUX/DDC控制器8通过AUX/DDC通路读取接入显示屏的信息,在完成与eDP发送器通讯协商后,协调控制第一链路、第二链路、eDP主链、链路复用单元、HPD信号发生器和AUX/DDC控制器,完成对于输出信号的调整,来支持不同的显示屏。同样在一些实施方案中,主处理器或者外部控制器,通过辅助控制接口14对通用信号处理单元9发送指令进行控制,对ROM模块10内预存的信息进行更新,应对实际应用需求的变更。这赋予了终端系统设备更多的实际应用可能和更灵活的应用现场硬件组态能力。
在图1描述的各种实施例中,eDP信号源1与通用显示接口11之间的所有模块与功能,都可能包括在专用的eDP到LVDS/eDP转换芯片/电路中。图1~4中的“2X”“4X”和“8X”是指2/4/8条通路或者主链路。譬如,“eDP 2X”是指2条主链路的eDP信号,“LVDS 8X”是指8条通路的LVDS信号。在此强调,任何链路数目和通路数目,均由实际应用需求决定,图1中描述的数目只是说明性,而非限制性。
图1描述了各种兼容eDP与LVDS标准通用接口设计各种实施例的功能框图及信号流程。通常应用场景中,实际应用设备/处理器主板通过通用接口实施例端子只会连接一块eDP显示屏或者LVDS显示屏。当通用接口端子的某些信号复用引脚和其他引脚,通过优化设计组态成两个可独立工作的子端子,同时eDP主链路2被调整为复制模式时,实际应用设备/处理器主板就可以通过通用接口实施例端子同时支持一块eDP显示屏和一块LVDS显示屏显示。这就有了如图2的示例性双屏功能。实际应用中,双屏功能是通过专用的eDP到LVDS/eDP转换芯片/电路优化组态实现的。
图3描述了一个示例性通用接口端子的部分信号引脚定义,特别是信号复用的引脚定义。定义中,eDP信号和LVDS信号在接口端子的一些引脚上被复用,如图3中标记的椭圆区域所示。实际应用中,通用接口端子信号引脚的复用关系,是由专用的eDP到LVDS/eDP转换芯片/电路工作组态决定的。需要强调的是,在各种实施例中,通用接口端子可能由一个物理端子/连接器/接头/插座/基座组成,也可能由多个物理连接端子/连接器/接头/插座/基座组成。
图4引用了一款示例性专用的eDP到LVDS/eDP转换芯片管脚定义图。具体说明如表1所示:
表1 eDP到LVDS/eDP转换芯片管脚
从这个示例性专用的eDP到LVDS/eDP转换芯片的管脚定义中可以看出,其支持将2对主链路eDP信号转换成2通路LVDS信号或2对主链路eDP信号旁路输出。其中,2对主链路的eDP输出信号与LVDS输出的右通路信号复用于第22到第31管脚,如表中加粗字体部分所示。支持背光使能控制/显示屏上电使能控制/背光亮度控制等基本显示屏控制信号输出,支持AUX通路通讯与IIC Master/DDC通路通讯,也支持eDP显示屏HPD信号输入,可以基本实现和满足图1描述的兼容eDP与LVDS标准通用接口设计实施例的要求。更多的功能特征可以查看该芯片的数据手册。
在上面的概述中,本详细描述中,后面的权利要求中以及在附图中,阐述了本通用接口设计的各个实施例的特定特征。应当理解,在此规范中,本设计实施例的公开内容包含此类特定功能的所有可能组合。例如,在本设计的特定方面或实施例的上下文中,或在特定的权利要求中,公开了的特定特征,在可能的范围内,这一特征可以在本设计的其他特定方面和实施方式的上下文中,以和/或的方式组合来使用,一般都在本设计的范围内。
在上面的概述中,本详细描述中,后面的权利要求中以及在附图中,相关描述集中于图像视频相关的信号与流程,并没有详细介绍模块电路的参考时钟与电源/地的设计,也没有讨论信号流程中与信号完整性处理相关的问题,这并不说明参考时钟与电源/地不重要,也不说明信号完整信不重要,相反,对于本文章描述的所有处理模块/接口,参考时钟和电源/地是其工作的基本元素,信号完整性的处理及优化是信号质量的根本保证。对于本领域技术人员,eDP标准,LVDS标准以及本公开涉及的技术标准的规格书中,均对这些元素作了详细描述,可作参考,在此不再赘述。
尽管公开了多个示例性实施例,基于这些详细描述,本通用接口设计的其他实施例仍然对于本领域技术人员变得显而易见。本通用接口设计中,本领域技术人员,或者终端设备/处理器主板设计工程师,能够在各种明显的方面,如eDP到LVDS/eDP转换芯片/电路,eDP主链路数目和LVDS通路数目,接口端子的引脚定义,接口端子的外形和尺寸,各种模块/端子/软排线的加工形式以及使用的材料等等,进行多种修改和改进,所有这些都不背离本设计的精神和范围。因此,附图和说明应为在本质上被视为说明性而非限制性的。
应当注意,附图中示出的特征并没有必要按比例绘制,一个实施例的诸多特征可以用于其他实施例,即使没有在此明确说明,本领域技术人员也会认识到。关于公认组件和处理技术的描述可以省略,以免不必要地混淆实施例。
在本公开中,各种特征可以被描述为可选的,例如,通过使用动词“可能”,或通过使用任何短语:“在一些实施例中”,“在一些实施方案中”,“在各种实施例中”,“在一个说明性示例中”或“例如”;或者,通过使用括号。为了简洁和易读,本公开没有明确列举可以从一组可选特征中选择获得的每个排列。然而,本公开将被解释为明确公开所有这些排列。例如,一个被描述为具有三个可选功能的系统可能是以七种不同方式体现出来,即仅具有三种可能特征之一,三个可能特征中的两个或三个可能特征中的所有三个。
在各种实施例中,在本文中被描述为耦合或连接的元素,具有一种通过直接连接或间接与一个或多个其他交织元素一起实现的有效关联。
在本公开中,术语“任何”可以理解为指定各个元素的任何数目,即指定一个,至少一个,至少两个,每个或全部相应元素。类似地,术语“任何”可以理解为指定各个元素的任何集合,即指定各个元素的一个或多个集合,一个集合由一个,至少一个,至少两个,每个或所有相应元素组成。各个集合不必包含相同数量的元素。
尽管已经公开和详细描述了本设计的各种实施例,对于本领域技术人员显而易见的是,在不脱离本设计的精神和范围的情况下,可以对本设计的配置,操作和形式作明显的更改变换。特别地,应当注意,本设计的实施例的各个特征,甚至是仅结合本设计实施例的其他特征而公开的那些特征,除了那些对于本领域技术人员显然毫无意义的特征外,可以以任何配置组合。同样,一些数字数目的使用仅出于说明目的,并且不被诠释为限制性的。
在本公开中,使用“包括”的所有实施例可以具有备选方案“基本由……组成”或“由……组成”。在本公开中,任何方法或实施例设备可能缺少一个或多个处理步骤或组件。在本公开中,明确公开了采用负面限制的实施例,并且被视为本公开的一部分。
在本公开中,为方便,一些行业专用术语,英文简写及其派生词可能被使用,仅供参考并不构成限制。
术语“包括”及其语法等效物在本文中用来表示其他组分,成分,步骤等可选地存在。例如,实施例“包括”(或“其包括”)组件A,B和C可以由(即,仅包含)组件A,B和C,或者不仅可以包含组件A,B和C,而且可以包含包含一个或多个其他组件。
在提到包括两个或更多个定义信号处理模块时,信号处理模块可以以任何顺序或同时运行(除非上下文中不包括这种可能性)。
已经详细描述了本设计的各种实施例。尽管已经描述了本设计的一些实施例,但是应当理解,可能的是本设计的实施例不限于所描述的实施例。反之,本设计的实施例旨在涵盖替代,修改和等同物,这些都包含在所描述实施例的主旨和范围之内。
在本文的详细描述中,阐述了许多具体细节以便提供对符合本设计的实施例的透彻理解。然而,本领域普通技术人员将认识到,即便没有这些具体细节也可以实践本设计的实施例。在其他情况下,众所周知的方法,过程,组件和电路并没有被详细描述,以免使本设计的实施例出现不必要的令人费解的方面。
已经描述了许多实现方式。不过,进行各种修改可以被理解。例如,如果所公开技术的步骤以不同顺序执行,或者所公开的系统以不同的方式组合,或者如果组件被其他组件增补等,可以获取更优的结果。因此,其他实现方式都将预期包含下面权利要求的范围内。
综上,上述实施例对通用显示接口、数字信号处理电路的不同构型进行了详细说明,当然,本实用新型包括但不局限于上述实施中所列举的构型,任何在上述实施例提供的构型基础上进行变换的内容,均属于本实用新型所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型范围的任何限定,本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种兼容eDP和LVDS标准的通用显示接口,其特征在于,包括:
复用的eDP连接端子引脚,用于连接eDP显示屏,以向其提供eDP信号;
复用的LVDS连接端子引脚,用于连接LVDS显示屏,以向其提供LVDS信号。
2.一种包括如权利要求1所述的通用显示接口的数字信号处理电路,其特征在于,还包括:
eDP信号源,用于提供eDP信号;
第一链路,用于将eDP信号提供至eDP连接端子引脚;
第二链路,用于将eDP信号转换为LVDS信号后,提供至LVDS连接端子引脚。
3.如权利要求2所述的数字信号处理电路,其特征在于,还包括:
eDP主链路,用于连接在eDP信号源与第一链路和第二链路之间,对eDP信号进行均衡、切换和/或复制后将eDP信号提供至第一链路和第二链路;
链路复用单元,用于连接在通用显示接口与第一链路和第二链路之间,或连接在通用显示接口与第一链路之间。
4.如权利要求2所述的数字信号处理电路,其特征在于,所述第一链路包括:
预增强单元,用于对输入的eDP信号进行预增强处理,以补偿链路复用单元及通用显示接口造成的信号衰减。
5.如权利要求2所述的数字信号处理电路,其特征在于,所述第二链路包括:
eDP接收器,用于对eDP信号进行接收、去扩频及解码处理,已将eDP信号处理成RGB信号,传送到LVDS发送器;
LVDS发送器,用于对RGB信号进行串行化处理,形成LVDS信号,并将LVDS信号发送至通用显示接口。
6.如权利要求3所述的数字信号处理电路,其特征在于,通用显示接口的引脚定义基于LVDS连接端子引脚的定义,将eDP连接端子引脚的eDP信号复用到LVDS连接端子引脚中的部分引脚上,通用显示接口复用引脚的定义由链路复用单元的信号复用定义决定;
基于通用显示接口的引脚定义和显示屏信号接入端子的引脚定义,定制LVDS显示屏和eDP显示屏的FPC软排线,将LVDS信号和/或eDP信号传送到LVDS显示屏和/或eDP显示屏上显示。
7.如权利要求6所述的数字信号处理电路,其特征在于,还包括:
HPD信号发生器,被配置为当处理器主板连接LVDS显示屏时,生成HPD信号,发送至eDP信号源;以及
当处理器主板连接eDP显示屏时,自动检测eDP显示屏提供的HPD信号,以检测eDP显示屏的热插拔;
AUX/DDC控制器,被配置为处理eDP信号的辅助通讯通路信号、以及LVDS信号的DDC通路信号。
8.如权利要求7所述的数字信号处理电路,其特征在于,还包括:
当处理器主板连接LVDS显示屏时,AUX/DDC控制器处理与eDP信号源之间的AUX通讯,读取LVDS显示屏内的EDID缓存信息;
当处理器主板连接eDP显示屏时,AUX/DDC控制器监控和处理eDP信号源和eDP显示屏的AUX通讯;
基于对HPD信号发生器和/或AUX/DDC控制器的控制组态进行eDP显示屏和LVDS显示屏的自动识别。
9.如权利要求8所述的数字信号处理电路,其特征在于,还包括:
通用信号处理单元,用于进行eDP信号源与通用显示接口之间的协调控制、以及控制LVDS显示屏和/或eDP显示屏的上电时序和背光;
LVDS显示屏和/或eDP显示屏的上电时序和背光控制信号包括:上电使能控制信号、背光使能控制信号、背光亮度调节控制信号;
ROM模块,用于存储通用信号处理单元运行的固件、LVDS显示屏和/或eDP显示屏的EDID缓存信息与上电时序参数;
通用信号处理单元调用存储在ROM模块内的信息,控制第一链路、第二链路、eDP主链、链路复用单元、HPD信号发生器和AUX/DDC控制器进行eDP信号源与通用显示接口之间的联动控制、对信号的自动调整与切换;
辅助控制接口,作为处理器主板输入或外部控制信号输入的接口。
10.如权利要求9所述的数字信号处理电路,其特征在于,当通用显示接口作为整体只连接LVDS显示屏或eDP显示屏时,eDP连接端子引脚与LVDS连接端子引脚复用,第一链路和第二链路通过链路复用单元连接至通用显示接口;
当通用显示接口包括两个分别连接LVDS显示屏和eDP显示屏的子端子时,第一链路通过链路复用单元连接至第一子端子,HPD信号发生器和AUX/DDC控制器连接至第一子端子,第二链路直接连接至第二子端子,通用信号处理单元连接至第二子端子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120546566.XU CN214504949U (zh) | 2021-03-16 | 2021-03-16 | 兼容eDP和LVDS标准的通用显示接口、数字信号处理电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120546566.XU CN214504949U (zh) | 2021-03-16 | 2021-03-16 | 兼容eDP和LVDS标准的通用显示接口、数字信号处理电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214504949U true CN214504949U (zh) | 2021-10-26 |
Family
ID=78197928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120546566.XU Active CN214504949U (zh) | 2021-03-16 | 2021-03-16 | 兼容eDP和LVDS标准的通用显示接口、数字信号处理电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214504949U (zh) |
-
2021
- 2021-03-16 CN CN202120546566.XU patent/CN214504949U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7231402B2 (en) | Video switch for analog and digital video signals | |
US10002105B2 (en) | Display device | |
US20090085928A1 (en) | Antialiasing using multiple display heads of a graphics processor | |
US6600747B1 (en) | Video monitor multiplexing circuit | |
US10204067B2 (en) | Data transfer device of display equipment and data transfer method | |
KR20080088854A (ko) | 회로 기판 및 이를 포함하는 액정 표시 장치 | |
US6954200B2 (en) | Flat panel display | |
KR20090113016A (ko) | 디스플레이 장치 및 이를 적용한 디스플레이 전원공급방법 | |
JP2009175655A (ja) | 表示装置 | |
KR101301441B1 (ko) | 액정표시장치 | |
CN214504949U (zh) | 兼容eDP和LVDS标准的通用显示接口、数字信号处理电路 | |
US20130104182A1 (en) | Method and Apparatus for Fast Data Delivery on a Digital Pixel Cable | |
KR100350556B1 (ko) | 싱크-온-그린 비디오 신호로부터 동기 신호를 분리하기위한 어댑터 장치와 이를 채용한 칼라 디스플레이 시스템 | |
JP4906482B2 (ja) | 画像源と画像再生システムとの間のデータ伝送装置、画像再生システムおよび画像源 | |
US20070139295A1 (en) | Extra-monitor control circuit system for monitor | |
JP6907400B2 (ja) | 画像表示装置および画像表示方法 | |
TW305039B (en) | An enhanced feature connector for an overlay board | |
CN106027938B (zh) | 一种dvi信号转edp信号的系统及信号转换方法 | |
KR100597750B1 (ko) | 컴퓨터 및 컴퓨터에 착탈 가능하게 결합되는 그래픽카드 | |
CN219246357U (zh) | 时序控制器、显示系统及终端设备 | |
KR100377226B1 (ko) | 디스플레이장치 및 그 제어방법 | |
CN220324123U (zh) | 液晶驱动板、液晶显示模组及液晶显示系统 | |
CN116567161B (zh) | 一种图形显示终端 | |
JP3717810B2 (ja) | 画像信号伝送システム | |
US20070139296A1 (en) | Extra-monitor control circuit and transmission system for monitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |