CN214311489U - 计算设备 - Google Patents

Abstract

本公开涉及计算设备。该计算设备包括：算力板，包括设置在其上的串联供电电路，串联供电电路包括在算力板的电源正极与电源负极之间串行连接的m层待供电芯片，其中m为大于2的整数，m层待供电芯片中的最高层待供电芯片连接到算力板的电源正极并且最底层待供电芯片连接到算力板的电源负极，算力板的电源正极被配置为相对电源负极接收较高的电位；控制板，被配置为向算力板提供控制信号及通信信号，控制信号及通信信号经由最高层待供电芯片的通信接口接入串联供电电路，并且穿过串行连接的m层待供电芯片向下层通信，其中，在将算力板上的串联供电电路配置为包括m‑n层待供电芯片的情况下，将最底层n层待供电芯片替换为导体贴片。

Description

计算设备

技术领域

本公开涉及电源供电技术领域，特别属于计算芯片串联供电技术领域，具体地还涉及在直流高压串联供电电路中实现串联不同芯片层级的情况下共用同一种PCB的计算设备。

背景技术

随着半导体工艺的发展，集成电路芯片的工作电源电压越来越低，工作电流越来越大，为了最大化电源的转换效率，现有技术在印刷电路板(PCB)上开始采取芯片串联的供电方式来形成串联供电电路，即：在电源供电端和接地端之间形成多级串联的电压域。在本领域中，通常将PCB加上其上的芯片整体称为算力板，算力板构成了电气设备的重要部件。但是，现有的串联供电电路使用这种串联供电架构还存在一些问题。

因此，有必要设计一种新的优化的串联供电方案。

实用新型内容

根据本公开的第一方面，提供了一种计算设备，所述计算设备包括：算力板，包括设置在所述算力板上的串联供电电路，所述串联供电电路包括在所述算力板的电源正极与所述算力板的电源负极之间串行连接的m层待供电芯片，其中m为大于2的整数，其中所述m层待供电芯片中的最高层待供电芯片连接到所述算力板的电源正极并且所述m层待供电芯片中的最底层待供电芯片连接到所述算力板的电源负极，其中所述算力板的电源正极被配置为相对于所述算力板的电源负极接收较高的电位；控制板，被配置为向所述算力板提供控制信号及通信信号，所述控制信号及通信信号经由所述串联供电电路中的最高层待供电芯片的通信接口接入所述串联供电电路，并且穿过串行连接的m层待供电芯片向下层通信，其中，在将所述算力板上的所述串联供电电路配置为包括m-n层待供电芯片的情况下，将最底层n层待供电芯片替换为导体贴片。

在一个实施例中，每一层待供电芯片具有主工作电压输入端、辅助工作电压输入端和电源负极端，所述算力板的电源正极连接到最高层待供电芯片的主工作电压输入端，每一层待供电芯片的电源负极端与下一层待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一层待供电芯片分别提供主工作电压；与每一层待供电芯片对应设置的每一层辅助电源单元，每一层辅助电源单元的电源负极端连接至同层的待供电芯片的电源负极端，每一层辅助电源单元的输出端连接至同层待供电芯片的辅助工作电压输入端，其中至少一层辅助电源单元的输入端连接至外部供电端进行供电，其余各层辅助电源单元的输入端依次连接至从最高层待供电芯片往下的相应层数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一个实施例中，所述控制板的电源负极与所述串联供电电路中的最高层待供电芯片的电源负极端相连。

在一个实施例中，在将所述串联供电电路配置为包括m-n层待供电芯片的情况下，去除与最底层n层待供电芯片相对应的最底层n层辅助电源单元。

在一个实施例中，所述算力板的电源正极被配置为接收电源电压并且所述算力板的电源负极被配置为接地。

在一个实施例中，所述算力板的电源正极被配置为接地，并且所述算力板的电源负极被配置为接收负电源电压。

在一个实施例中，所述串联供电电路还包括升压电路，所述升压电路的输入端连接到所述算力板的电源正极，输出端连接到所述外部供电端。

在一个实施例中，所述控制板包括稳压电路，所述稳压电路被配置为向所述外部供电端提供经稳压的电压。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示意性地示出了现有技术中的一种串联供电电路的示意图；

图2示意性地示出了现有技术中的计算设备的结构框图；

图3示意性地示出了根据本公开的实施例的计算设备的结构框图；

图4示意性地示出了根据本公开的实施例的计算设备的另一结构框图；

图5示意性地示出了根据本公开的实施例的串联供电方法的一个实施方式的流程示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的实用新型并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的电路和方法是以示例性的方式示出，来说明本公开中的电路或方法的不同实施例，而并非意图限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本公开的示例性方式，而不是穷尽的方式。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

本公开实施例可以应用于计算机系统/服务器，其可与众多其它通用或专用计算系统环境或配置一起操作。适于与计算机系统/服务器一起使用的众所周知的计算系统、环境和/或配置的例子包括但不限于：个人计算机系统、服务器计算机系统、手持或膝上设备、基于微处理器的系统、机顶盒、可编程消费电子产品、网络个人电脑、小型计算机系统﹑大型计算机系统和包括上述任何系统的分布式云计算技术环境，等等。

计算机系统/服务器可以在由计算机系统执行的计算机系统可执行指令(诸如程序模块)的一般语境下描述。通常，程序模块可以包括例程、程序、目标程序、组件、逻辑、数据结构等等，它们执行特定的任务或者实现特定的抽象数据类型。计算机系统/服务器可以在分布式云计算环境中实施，分布式云计算环境中，任务是由通过通信网络链接的远程处理设备执行的。在分布式云计算环境中，程序模块可以位于包括存储设备的本地或远程计算系统存储介质上。

参照图1，示意性地示出了现有技术中的一种串联供电电路的示意图。在具体实践中，通常是待供电芯片的大电流的内核电压(即，主工作电压)采用串联电路供电，较高层待供电芯片的电源负极端作为较低层待供电芯片的供电端，较低层待供电芯片的电源负极端作为更低层待供电芯片的供电端，按照此连接关系依次串联。其次，对于每个待供电芯片中的输入输出I/O接口、PLL锁相环电路等特殊功能部件的供电来说，本公开的实施例通过与同层待供电芯片对应设置的一个辅助电源单元进行供电。具体地，为了方便介绍，在图1中以待供电芯片的层数为m进行介绍，其中m层待供电芯片分别被称为第一待供电芯片A1、第二待供电芯片A2、……、第九待供电芯片A9、第十待供电芯片A10、第十一待供电芯片A11、……、第m待供电芯片Am。取决于电路配置等原因，每层待供电芯片可以包括一个待供电芯片，也可以包括在同一电压域下的并联连接的多个待供电芯片。各层待供电芯片分别连接一层辅助电源单元，其中各辅助电源单元可以分别被称为第一辅助电压单元B1、第二辅助电源单元B2、……、第九辅助电源单元B9、第十辅助电源单元B10、第十一辅助电源单元B11、……、第m辅助电源单元Bm。取决于待供电芯片的配置等因素，每层辅助电源单元可以包括一个辅助电源单元或者多个辅助电源单元。

如图1中所示，串联供电电路包括在电源供电端VCC与接地端GND之间的m层待供电芯片，所述m层待供电芯片采用串联方式进行供电，在每层待供电单元上分别形成一个电压域，由此，包括m层待供电芯片的所述串联供电电路形成m层串联的电压域，其中，m为大于1的整数。每层待供电芯片具有主工作电压输入端、辅助工作电压输入端和电源负极端，电源供电端VCC连接到最高层待供电芯片Am的主工作电压输入端，每一层待供电芯片的电源负极端与下一层待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一层待供电芯片分别提供主工作电压；所述串联供电电路还包括与每一层待供电芯片对应设置的辅助电源单元，每一层辅助电源单元的电源负极端分别连接至同层的待供电芯片的电源负极端，每一层辅助电源单元的输出端连接至同层的待供电芯片的辅助工作电压输入端，其中至少一层辅助电源单元(例如，图1中的辅助电源单元Bm)的输入端连接至外部供电端进行供电，其余各层辅助电源单元的输入端依次连接至从最高层待供电芯片往下的相应层数的待供电芯片的主工作电压输入端，从而辅助电源单元经由待供电芯片的辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。其中，辅助电源单元通常可以用LDO模块为所连接的待供电芯片中的I/O(输入/输出)模块、PLL(锁相环)模块等一些特殊功能模块提供辅助工作电压。

在一些实施方式中，以串联供电电路包括40层待供电芯片为例、即m＝40的情形进行描述。在一个示例中，每层待供电芯片的主工作电压(即，内核电压)可以为0.3V，并且以电源供电端VCC提供12V直流电源电压为例来进行以下描述。然而，本领域技术人员应当理解，这里列举的工作电压仅仅是为了描述的便利。当然，本领域技术人员应当理解，取决于电路硬件结构、电路用途、电源配置等方面，每层待供电芯片的主工作电压不限于0.3V并且电源供电端VCC接收的电源电压不限于12V直流电源电压。在一个示例中，假设每层待供电芯片的内阻相同，那么输入给每层待供电芯片的主工作电压输入端的电压值依次递减，即12V、11.7V、11.4V、11.1V……0.3V，这样在每层待供电芯片上均可以提供0.3V左右的主工作电压。

其次，对于每层待供电芯片中输入输出I/O接口、PLL锁相回路等特殊功能部件来说，在图1中，通过与同层待供电芯片对应设置的辅助电源单元所提供的辅助工作电压来进行供电，辅助电源单元所提供的辅助工作电压一般大于每层待供电芯片的主工作电压。在一个示例中，由辅助电源单元提供给所连接的待供电芯片的辅助电压输入端的辅助工作电压(即，I/O电压及PLL锁相环电压)可以为1.8V左右，大于每层待供电芯片的主工作电压0.3V。当然，本领域技术人员应当理解，取决于电路配置等原因，辅助电源单元所提供的辅助工作电压可以是任何合适的值。

在该示例中，由于由辅助电源单元提供给所连接的待供电芯片的辅助电压输入端的辅助工作电压是待供电芯片的主工作电压的6倍，因此，考虑到辅助电源单元的压降，低层辅助电源单元可以借助于以上8层或更少或更多层的待供电芯片的主工作电压进行分压供电，从而保持每层辅助电源单元都能输出1.8V左右的辅助工作电压。例如，在一个示例中，如图1中所示，最底层待供电芯片A1的电源负极端接收0V的接地电压并且主工作电压输入端接收0.3V的工作电压，此外，第9层待供电芯片A9的电源负极端接收2.4V的电压并且主工作电压输入端接收2.7V的工作电压。此时，最底层辅助电源单元B1的输入端可以接收来自第9层待供电芯片A9的主工作电压输入端的工作电压2.7V，然后最底层辅助电源单元B1进行电压调整，从而最底层辅助电源单元B1的输出端能够经由所连接的待供电芯片的辅助电压输入端为待供电芯片提供1.8V左右的辅助工作电压。因此，在一个示例中，如图1中所示，最底层辅助电源单元B1可以借助于第9层待供电芯片A9的主工作电压来提供辅助工作电压，第2层辅助电源单元B2可以借助于第10层待供电芯片A10的主工作电压来提供辅助工作电压，第9层辅助电源单元B9可以借助于第17层待供电芯片A17(未示出)的主工作电压来提供辅助工作电压，第10层辅助电源单元B10可以借助于第18层待供电芯片A18(未示出)的主工作电压来提供辅助工作电压，第11层辅助电源单元B11可以借助于第19层待供电芯片B19(未示出)的主工作电压来提供辅助工作电压，依次类推，第32层辅助电源单元可以借助于第40层待供电芯片的主工作电压(即，12V)来提供辅助工作电压(未示出)。由此，第1～32层的辅助电源单元可以采用从更高层的待供电芯片的主工作电压输入端处引出的且经过LDO或者BUCK稳压后输出的电压作为所连接的待供电芯片的辅助工作电压。

然而，对于当前的电路结构，在该示例中，例如第33层及以上的待供电芯片，因辅助电源单元需要更高的电压，无法从更高层的待供电芯片的主工作电压取电，所以需要另外一个电源，提供更高的电压源。例如，在常用的VCC 12V电压串联系统中，往往需要一个升压电路，把电压升高，再经由LDO给最高几层待供电芯片的辅助电源单元供电。具体地，在一个实施例中，该升压电路连接到电源供电端VCC以接收电源电压，并且向上述外部供电端提供经升压的电压。

具体地，在本示例中，对于第40层辅助电源单元而言，由于供电电压VCC 12V与第40层辅助电源单元的电源负极端电压11.7V之间无法形成足够的电压差，所以需要额外增加一个升压电路来将12V电压至少升压为例如14.7V以上以保证该辅助电源单元也能提供1.8V的辅助工作电压。

本公开以每层辅助电源单元向上取8层待供电芯片的主工作电压输入端的主工作电压来为该层辅助电源单元提供输入电压为例进行了描述。然而，本领域技术人员应该理解，本公开不限于此。例如，在一个实施例中，可能需要辅助电源单元输入更大或更小的电压以便于调节，则每层辅助电源单元可以向上取5层、6层、7层或更多层的待供电芯片的主工作电压来为该层辅助电源单元提供输入电压。

此外，例如，在串联供电电路包括35个待供电芯片的结构中，首先通过DC-DC电源模块将12V直流电压转为10.5V作为第35层(最高层)待供电芯片Am的主工作电压。

参照图2，示意性地示出了现有技术中的计算设备200的结构框图。在一个实施例中，计算设备200可以是虚拟货币挖矿机设备。计算设备200具体可以包括算力板201和控制板202。

算力板201包括设置在其上的串联供电电路203，所述串联供电电路203包括在算力板201的电源正极与算力板201的电源负极之间串行连接的m层待供电芯片，其中m为大于2的整数，其中m层待供电芯片中的最高层待供电芯片连接到算力板201的电源正极并且m层待供电芯片中的最底层待供电芯片连接到算力板201的电源负极。算力板201的电源正极被配置为接收电源电压VCC并且算力板201的电源负极被配置为接地GND。电源电压输入，即，VCC 12V左右的(部分使用15V～18V左右的，或者更高电压)电压从最高层待供电芯片向最底层待供电芯片提供主工作电压。对当前这种电路结构，如图1中所示的，各层待供电芯片的辅助电源单元的输入电压从更高层的待供电芯片的主工作电压引出或者从升压电路引出，经过LDO或者BUCK做稳压，经由所连接的待供电芯片的辅助电压输入端为待供电芯片提供辅助工作电压。由此可知，在图2的示例中，由高层待供电芯片或者附加的升压电路(未示出)经由辅助电源单元向下提供低层待供电芯片的辅助工作电压，如图2中的实线箭头所示。为了附图简洁起见，图2中省略了串联供电电路203中的辅助电源单元和升压电路以及其它相关的部件。

一般而言，控制板202的电源负极可以与算力板201的电源负极一起接地GND。因此，在现有技术中，算力板201和控制板202均以电源负极的接地电压作为参考电压。因此，控制板202被配置为以接地电压作为参考电压向算力板提供控制信号及通信信号，控制信号及通信信号从控制板202通过串联供电电路203中的最底层待供电芯片的通信接口进入串联供电电路203，穿过待供电芯片内部，一级一级传往上层，如图2中的虚线箭头所示。

然而，因目前挖矿机芯片的制造工艺越来越先进，导致生产的芯片所分的等级越来越多，为了减少机器的型号，会出现用不同等级的芯片，串联不同的层数来实现相同的整机参数的情况。因为芯片等级很多，所以会导致一款机型，有多种不同的电路(串联不同层数)形态，从而PCB种类繁多，物料管控困难。

例如在设计电路时，使用A等级芯片时，需要串联35层，每层3个芯片；使用B等级芯片时，需要串联33层，每层3个芯片；使用C等级芯片时，需要串联31层，每层3个芯片；可以使使用三种等级的芯片做出来的机器得到相同或者相似的参数，这样使用图2结构的电路做PCB，需要做三种规格的电路和PCB。

鉴于以上这些情况，本公开旨在提供在直流高压串联供电电路中实现串联不同芯片层级的情况下共用同一种PCB的方法以及相应的计算设备和兼容版图结构。

参照图3，示意性示出了根据本公开的实施例的计算设备300的结构框图。在一个实施例中，计算设备300可以是虚拟货币挖矿机设备。在该示例中，计算设备300具体可以包括算力板301和控制板302。

算力板301包括设置在其上的串联供电电路303，所述串联供电电路303包括在算力板301的电源正极与算力板301的电源负极之间串行连接的m层待供电芯片，其中m为大于2的整数，其中m层待供电芯片中的最高层待供电芯片连接到算力板301的电源正极并且m层待供电芯片中的最底层待供电芯片连接到算力板301的电源负极。算力板301的电源正极被配置为相对于算力板301的电源负极接收较高的电位。在一个实施例中，如图3中所示，算力板301的电源正极被配置为接收电源电压VCC并且算力板301的电源负极被配置为接地GND。当然，本公开不限于此，在另一个实施例中，算力板301的电源正极可以被配置为接地并且算力板301的电源负极可以被配置为接收负电源电压；以及在又一个实施例中，算力板301的电源正极可以被配置为接收正电压，并且算力板201的电源负极可以被配置为接收负电压，并且串联供电电路303中的最高层待供电芯片的电源负极端可以接地，只要由高层待供电芯片可经由辅助电源单元向下提供低层待供电芯片的辅助工作电压即可。在一个实施例中，如图3中所示，电源电压输入，即，VCC 12V左右的(部分使用15V～18V左右的，或者更高电压)电压从最高层待供电芯片向最底层待供电芯片提供主工作电压。对当前这种电路结构，如图1中所示的，各层待供电芯片的辅助电源单元的输入电压从更高层的待供电芯片的主工作电压引出或者从升压电路引出，经过LDO或者BUCK做稳压，经由所连接的待供电芯片的辅助电压输入端为待供电芯片提供辅助工作电压。由此可知，在图3的示例中，由高层待供电芯片或者附加的升压电路(未示出)经由辅助电源单元向下提供低层待供电芯片的辅助工作电压，如图3中的实线箭头所示。为了附图简洁起见，图3中省略了串联供电电路303中的辅助电源单元和升压电路以及其它相关的部件。

此外，在算力板301的电源正极被配置为接地并且算力板301的电源负极被配置为接收负电源电压的情况下，从最高层待供电芯片向最底层待供电芯片提供主工作电压。对当前这种电路结构，各层待供电芯片的辅助电源单元的输入电压从更高层的待供电芯片的主工作电压引出或者从控制板引出，经过LDO或者BUCK做稳压，经由所连接的待供电芯片的辅助电压输入端为待供电芯片提供辅助工作电压。由此可知，由高层待供电芯片或者控制板(在附图中未示出)经由辅助电源单元向下提供低层待供电芯片的辅助工作电压。

此外，为了实现控制信号及通信信号的匹配，如图3中所示，控制板302的电源负极-Vsys没有接地，而是可以连接到串联供电电路的最高层待供电芯片的电源负极端。在另一种情况下，在算力板301的电源正极接地并且算力板301的电源负极接收负电源电压的情况下，控制板302的电源负极-Vsys可以与算力板301的电源正极相连或者控制板302的电源负极-Vsys可以与串联供电电路303中的最高层待供电芯片的接地端相连。此外，在一个实施例中，在算力板301的电源正极被配置为接收正电压并且算力板301的电源负极被配置为接收负电压的情况下，控制板302的电源负极-Vsys可以连接到串联供电电路303中的最高层待供电芯片的电源负极并接地。由此，在本技术方案中，来自控制板302的控制信号及通信信号可以经由最高层待供电芯片的通信接口接入，能穿过串联的待供电芯片而向下层通信，如图3中的虚线箭头所示。此外，控制板302的控制信号及通信信号可以通过常见的电平转换或者隔离的方式与最高层待供电芯片的通信及控制信号相连，从而实现信号电平匹配。电平转换或者隔离的方式例如可以包括光耦合、变压器、电容耦合、网络接口等的方式。为了附图简便起见，在图3中未示出电平转换或隔离。由此可知，在图3的示例中，通信线的控制信号及通信信号是自上而下的。

在另一个示例中，控制板302的电源负极-Vsys可以连接到除最高层以外的其它层的待供电芯片的电源负极端，并且通过合适的电平转换或者隔离芯片来实现信号电平匹配。

因此，在本实施例中，电源线和通信线都是自上而下的。由此，本公开可以提供一种可以以一种PCB设计兼容不同等级芯片来实现相同整机参数的方法。主要方法是设计PCB的时候，按可能用到的最多的串联层数来设计，在生产贴片的时候，需要串联更少层数的时候，就把不用的层直接帖成导体贴片(例如，铜片)，保留电流通道。

然而，在现有的方案中，因为高层的芯片需要给低层的芯片提供辅助工作电压，所以不能替换成铜片，又因为通信通道是从低层芯片串联到高层芯片的，所以低层芯片也不能替换成铜片。

而在本公开的芯片串联电路中，控制板的控制信号及通信信号由高层芯片接入，通过串联芯片向下层芯片传输。控制板的控制信号及通信信号通过电平转换或者隔离芯片的方式与最高层芯片的通信信号及控制信号相连。这样辅助电源供电由高层向下提供，通信信号也由高层向下传输，对于最底层的芯片，在需要减层的时候，就可以使用铜片替换，而不影响整个电路的正常工作。

例如在设计电路时，使用A等级芯片时，需要串联35层，每层3个芯片；使用B等级芯片时，需要串联33层，每层3个芯片；使用C等级芯片时，需要串联31层，每层3个芯片；可以使使用三种等级的芯片做出来的机器得到相同或者相似的参数，这样使用图2结构的电路做PCB，需要做三种规格的电路和PCB，但是使用图3结构的电路，可以只做一个规格的电路和PCB，只做35层串联，在使用33层结构的时候，只需要把最下面两层的主芯片换成铜片，并且可以不贴周边配套的电阻、电容、LDO等，对31层串联的电路，同样的操作方案，把最下面4层芯片换成铜片即可。

图4示意性地示出了根据本公开的实施例的计算设备400的另一结构框图。图4中的计算设备400与图3中的计算设备300的结构类似，并且包括分别类似于图3中的算力板301和控制板302的算力板401和控制板402，其中算力板401包括串联供电电路403。在图4所示的示例中，将最下面的2层芯片(例如，图1中的待供电芯片A1～A2)用铜片来替代，并且不贴相应的辅助电源单元(例如，图1中的辅助电源单元B1～B2)。在另一个实施例中，可以将最下面的更多层或更少层芯片用铜片来替代，并且不贴相应的辅助电源单元。

由此，本公开可以提供一种可以以一种PCB设计兼容不同等级芯片来实现相同整机参数的方法。

图5示意性地示出了根据本公开的实施例的串联供电方法的一个实施方式的流程示意图。如图5中所示，本公开的实施例的串联供电方法用于为包括m层待供电芯片的串联供电电路进行供电，该方法包括：

步骤S11，将m层待供电芯片设置在算力板上并且串行连接在算力板的电源正极与算力板的电源负极之间，其中m为大于2的整数。

步骤S12，将m层待供电芯片中的最高层待供电芯片连接到算力板的电源正极并且将m层待供电芯片中的最底层待供电芯片连接到算力板的电源负极，其中将算力板的电源正极配置为相对于算力板的电源负极接收较高的电位。

在一些实施方式中，每层待供电芯片具有主工作电压输入端、辅助工作电压输入端和电源负极端，该方法包括：将算力板的电源正极连接到最高层待供电芯片的主工作电压输入端，每一层待供电芯片的电源负极端与下一层待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一层待供电芯片分别提供主工作电压；将与每一层待供电芯片对应设置的每一层辅助电源单元的电源负极端连接至同层的待供电芯片的电源负极端，每一层辅助电源单元的输出端连接至同层待供电芯片的辅助工作电压输入端，其中至少一层辅助电源单元的输入端连接至外部供电端进行供电，其余各层辅助电源单元的输入端依次连接至从最高层待供电芯片往下的相应层数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

步骤S13，将控制板连接到算力板以向算力板提供控制信号及通信信号，控制信号及通信信号经由串联供电电路中的最高层待供电芯片的通信接口接入串联供电电路，并且穿过串行连接的m层待供电芯片向下层通信。在一个实施例中，在将算力板的电源正极配置为接收电源电压并且将算力板的电源负极配置为接地的情况下，串联供电方法还包括将升压电路的输入端连接到算力板的电源正极，将输出端连接到外部供电端。在另一个实施例中，在将算力板的电源正极配置为接地并且将算力板的电源负极配置为接收负电源电压的情况下，串联供电方法还包括将控制板中包括的稳压电路配置为向外部供电端提供经稳压的电压。

在一些实施方式中，串联供电方法还包括将控制板的电源负极与串联供电电路中的最高层待供电芯片的电源负极端相连。

步骤S14，在将串联供电电路配置为包括m-n层待供电芯片的情况下，将最底层n层待供电芯片替换为导体贴片。

在一些实施方式中，在将串联供电电路配置为包括m-n层待供电芯片的情况下，串联供电方法还包括去除与最底层n层待供电芯片相对应的最底层n层辅助电源单元。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

根据本公开的一个方面，提供了一种计算设备，所述计算设备包括：算力板，包括设置在所述算力板上的串联供电电路，所述串联供电电路包括在所述算力板的电源正极与所述算力板的电源负极之间串行连接的m层待供电芯片，其中m为大于2的整数，其中所述m层待供电芯片中的最高层待供电芯片连接到所述算力板的电源正极并且所述m层待供电芯片中的最底层待供电芯片连接到所述算力板的电源负极，其中所述算力板的电源正极被配置为相对于所述算力板的电源负极接收较高的电位；控制板，被配置为向所述算力板提供控制信号及通信信号，所述控制信号及通信信号经由所述串联供电电路中的最高层待供电芯片的通信接口接入所述串联供电电路，并且穿过串行连接的m层待供电芯片向下层通信，其中，在将所述算力板上的所述串联供电电路配置为包括m-n层待供电芯片的情况下，将最底层n层待供电芯片替换为导体贴片。

在一个实施例中，每一层待供电芯片具有主工作电压输入端、辅助工作电压输入端和电源负极端，所述算力板的电源正极连接到最高层待供电芯片的主工作电压输入端，每一层待供电芯片的电源负极端与下一层待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一层待供电芯片分别提供主工作电压；与每一层待供电芯片对应设置的每一层辅助电源单元，每一层辅助电源单元的电源负极端连接至同层的待供电芯片的电源负极端，每一层辅助电源单元的输出端连接至同层待供电芯片的辅助工作电压输入端，其中至少一层辅助电源单元的输入端连接至外部供电端进行供电，其余各层辅助电源单元的输入端依次连接至从最高层待供电芯片往下的相应层数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一个实施例中，所述控制板的电源负极与所述串联供电电路中的最高层待供电芯片的电源负极端相连。

在一个实施例中，在将所述串联供电电路配置为包括m-n层待供电芯片的情况下，去除与最底层n层待供电芯片相对应的最底层n层辅助电源单元。

在一个实施例中，所述算力板的电源正极被配置为接收电源电压并且所述算力板的电源负极被配置为接地。

在一个实施例中，所述算力板的电源正极被配置为接地，并且所述算力板的电源负极被配置为接收负电源电压。

在一个实施例中，所述串联供电电路还包括升压电路，所述升压电路的输入端连接到所述算力板的电源正极，输出端连接到所述外部供电端。

在一个实施例中，所述控制板包括稳压电路，所述稳压电路被配置为向所述外部供电端提供经稳压的电压。

根据本公开的另一方面，提供了一种串联供电方法，用于为包括m层待供电芯片的串联供电电路进行供电，所述串联供电方法包括：将所述m层待供电芯片设置在算力板上并且串行连接在所述算力板的电源正极与所述算力板的电源负极之间，其中m为大于2的整数，将所述m层待供电芯片中的最高层待供电芯片连接到所述算力板的电源正极并且将所述m层待供电芯片中的最底层待供电芯片连接到所述算力板的电源负极，其中将所述算力板的电源正极配置为相对于所述算力板的电源负极接收较高的电位；将控制板连接到所述算力板以向所述算力板提供控制信号及通信信号，所述控制信号及通信信号经由所述串联供电电路中的最高层待供电芯片的通信接口接入所述串联供电电路，并且穿过串行连接的m层待供电芯片向下层通信，其中在将所述串联供电电路配置为包括m-n层待供电芯片的情况下，将最底层n层待供电芯片替换为导体贴片。

在一个实施例中，每层待供电芯片具有主工作电压输入端、辅助工作电压输入端和电源负极端，该串联供电方法包括：将所述算力板的电源正极连接到最高层待供电芯片的主工作电压输入端，每一层待供电芯片的电源负极端与下一层待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一层待供电芯片分别提供主工作电压；将与每一层待供电芯片对应设置的每一层辅助电源单元的电源负极端连接至同层的待供电芯片的电源负极端，每一层辅助电源单元的输出端连接至同层待供电芯片的辅助工作电压输入端，其中至少一层辅助电源单元的输入端连接至外部供电端进行供电，其余各层辅助电源单元的输入端依次连接至从最高层待供电芯片往下的相应层数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

在一个实施例中，所述串联供电方法还包括将控制板的电源负极与所述串联供电电路中的最高层待供电芯片的电源负极端相连。

在一个实施例中，在将所述串联供电电路配置为包括m-n层待供电芯片的情况下，所述串联供电方法还包括去除与最底层n层待供电芯片相对应的最底层n层辅助电源单元。

在一个实施例中，所述串联供电方法还包括将所述算力板的电源正极配置为接收电源电压并且将所述算力板的电源负极配置为接地。

在一个实施例中，所述串联供电方法还包括将所述算力板的电源正极配置为接地并且所述算力板的电源负极配置为接收负电源电压。

在一个实施例中，所述串联供电方法还包括将升压电路的输入端连接到所述算力板的电源正极，将输出端连接到所述外部供电端。

在一个实施例中，所述串联供电方法还包括将所述控制板中包括的稳压电路配置为向所述外部供电端提供经稳压的电压。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、实用新型内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (8)

1.一种计算设备，其特征在于，所述计算设备包括：

算力板，包括设置在所述算力板上的串联供电电路，所述串联供电电路包括在所述算力板的电源正极与所述算力板的电源负极之间串行连接的m层待供电芯片，其中m为大于2的整数，其中所述m层待供电芯片中的最高层待供电芯片连接到所述算力板的电源正极并且所述m层待供电芯片中的最底层待供电芯片连接到所述算力板的电源负极，其中所述算力板的电源正极被配置为相对于所述算力板的电源负极接收较高的电位；

控制板，被配置为向所述算力板提供控制信号及通信信号，所述控制信号及通信信号经由所述串联供电电路中的最高层待供电芯片的通信接口接入所述串联供电电路，并且穿过串行连接的m层待供电芯片向下层通信，

其中，在将所述算力板上的所述串联供电电路配置为包括m-n层待供电芯片的情况下，将最底层n层待供电芯片替换为导体贴片。

2.根据权利要求1所述的计算设备，其特征在于，

每一层待供电芯片具有主工作电压输入端、辅助工作电压输入端和电源负极端，所述算力板的电源正极连接到最高层待供电芯片的主工作电压输入端，每一层待供电芯片的电源负极端与下一层待供电芯片的主工作电压输入端相连，从而经由主工作电压输入端为每一层待供电芯片分别提供主工作电压；

与每一层待供电芯片对应设置的每一层辅助电源单元，每一层辅助电源单元的电源负极端连接至同层的待供电芯片的电源负极端，每一层辅助电源单元的输出端连接至同层待供电芯片的辅助工作电压输入端，其中至少一层辅助电源单元的输入端连接至外部供电端进行供电，其余各层辅助电源单元的输入端依次连接至从最高层待供电芯片往下的相应层数的待供电芯片的主工作电压输入端，从而经由辅助工作电压输入端为所连接的待供电芯片提供辅助工作电压。

3.根据权利要求1所述的计算设备，其特征在于，所述控制板的电源负极与所述串联供电电路中的最高层待供电芯片的电源负极端相连。

4.根据权利要求1所述的计算设备，其特征在于，在将所述串联供电电路配置为包括m-n层待供电芯片的情况下，去除与最底层n层待供电芯片相对应的最底层n层辅助电源单元。

5.根据权利要求2所述的计算设备，其特征在于，所述算力板的电源正极被配置为接收电源电压并且所述算力板的电源负极被配置为接地。

6.根据权利要求2所述的计算设备，其特征在于，所述算力板的电源正极被配置为接地，并且所述算力板的电源负极被配置为接收负电源电压。

7.根据权利要求5所述的计算设备，其特征在于，所述串联供电电路还包括升压电路，所述升压电路的输入端连接到所述算力板的电源正极，输出端连接到所述外部供电端。

8.根据权利要求6所述的计算设备，其特征在于，所述控制板包括稳压电路，所述稳压电路被配置为向所述外部供电端提供经稳压的电压。

Images