CN214280928U - 用于电流和/或电压过载保护的装置及集成电路装置 - Google Patents
用于电流和/或电压过载保护的装置及集成电路装置 Download PDFInfo
- Publication number
- CN214280928U CN214280928U CN202022483240.5U CN202022483240U CN214280928U CN 214280928 U CN214280928 U CN 214280928U CN 202022483240 U CN202022483240 U CN 202022483240U CN 214280928 U CN214280928 U CN 214280928U
- Authority
- CN
- China
- Prior art keywords
- current
- overload protection
- protection
- voltage overload
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供了一种用于电流和/或电压过载保护的装置,包括:至少一个保护组件;保护组件包括至少一个熔断元件以及至少一个与熔断元件串联的含PN结元件;其中,当电流过载时,熔断元件能够被熔断以实现电流过载保护,当电压过载时,含PN结元件能够被击穿以实现电压过载保护。本公开还提供了一种集成电路装置。
Description
技术领域
本公开属于集成电路技术领域,本公开尤其涉及一种用于电流和/或电压过载保护的装置及集成电路装置。
背景技术
对于集成电路装置、电子设备而言,电流的过载保护以及电压的过载保护至关重要,直接关系到集成电路装置、电子设备能否正常工作以及集成电路装置、电子设备的可靠性。
当电子设备上所加的电流或电压超过限定值时所产生过多的热量(EOS)将会对电子设备对造成损害。静电释放(ESD)可能损坏微芯片。ESD释放电压可以高达几万伏。
现有技术中往往使用熔化熔丝进行电流过载保护,当过电流流经熔化熔丝时,熔化熔丝发生熔断,将电流源与电子设备断开,电子设备不再工作。
现有技术中往往使用电涌器件(例如二极管)进行电压过载保护,当过电压施加到电涌器件时,电涌器件被击穿,形成短路,电子设备不再工作。
当熔化熔丝或者电涌器件被毁坏时,电子设备必须更换熔化熔丝或者电涌器件。
虽然现有技术中有将熔化熔丝与电涌器件组合起来作为过载保护器件,但其结构设置并不合理,仍然存在保护效果差以及导致的电子设备可靠性差等问题。
实用新型内容
为了解决上述技术问题之一,本公开提供了一种用于电流和/或电压过载保护的装置及集成电路装置。
根据本公开的一个方面,提供一种用于电流和/或电压过载保护的装置,包括:
至少一个保护组件;
所述保护组件包括至少一个熔断元件以及至少一个与所述熔断元件串联的含PN结元件;
其中,当电流过载时,所述熔断元件能够被熔断以实现电流过载保护,当电压过载时,所述含PN结元件能够被击穿以实现电压过载保护。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述用于电流和/或电压过载保护的装置的第一端连接于保护目标器件的信号接收端,所述用于电流和/或电压过载保护的装置的第二端连接于保护目标器件的供电端(VDD)或者接地端。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述保护目标器件的所述信号接收端用于接收外部输入信号。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述保护目标器件为集成电路芯片。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述外部输入信号为外部输入功率信号。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,保护组件的数量为两个或三个以上,两个或三个以上的所述保护组件在所述保护目标器件的信号接收端与所述保护目标器件的供电端(VDD)或者接地端之间形成并联结构。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述熔断元件由金属材料形成。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述含PN结元件优选为二极管、三极管、MOS管和/或它们的组合。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述保护组件包括两个熔断元件以及一个与两个所述熔断元件串联的含PN结元件,所述含PN结元件设置在所述两个熔断元件之间。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述熔断元件为电阻器件。
根据本公开的至少一个实施方式的用于电流和/或电压过载保护的装置,所述熔断元件包括隔离电介质层以及金属线,所述金属线设置在所述隔离电介质层之内。
根据本公开的另一个方面,提供一种集成电路装置,包括:
至少两个上述任一项所述的用于电流和/或电压过载保护的装置;以及
至少一个集成电路芯片;
其中,所述用于电流和/或电压过载保护的装置以及所述集成电路芯片形成在共同衬底上,至少一个所述用于电流和/或电压过载保护的装置设置在所述集成电路芯片的供电端与所述集成电路芯片的信号接收端之间,至少另一个所述用于电流和/或电压过载保护的装置设置在所述集成电路芯片的接地端与所述集成电路芯片的信号接收端之间。
附图说明
附图示出了本公开的示例性实施方式,并与其说明一起用于解释本公开的原理,其中包括了这些附图以提供对本公开的进一步理解,并且附图包括在本说明书中并构成本说明书的一部分。
图1是本公开的一个实施方式的用于电流和/或电压过载保护的装置的保护组件的结构示意图。
图2是本公开的又一个实施方式的用于电流和/或电压过载保护的装置的保护组件的结构示意图。
图3是本公开的又一个实施方式的用于电流和/或电压过载保护的装置的保护组件的结构示意图。
图4是本公开的一个实施方式的用于电流和/或电压过载保护的装置的结构示意图。
图5是本公开的又一个实施方式的用于电流和/或电压过载保护的装置的结构示意图。
图6是本公开的又一个实施方式的用于电流和/或电压过载保护的装置的结构示意图。
图7是本公开的一个实施方式的具有用于电流和/或电压过载保护的装置的集成电路装置的结构示意图。
附图标记说明
100用于电流和/或电压过载保护的装置
10保护组件
11熔断元件
12含PN结元件
200集成电路芯片
201芯片内部电路
202信号输入端
1000集成电路装置。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是,此处所描述的具体实施方式仅用于解释相关内容,而非对本公开的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本公开相关的部分。
需要说明的是,在不冲突的情况下,本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明,否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此,除非另有说明,否则在不脱离本公开的技术构思的情况下,各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此,除非说明,否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外,在附图中,为了清楚和/或描述性的目的,可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时,可以以不同于所描述的顺序来执行具体的工艺顺序。例如,可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的部件。
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时,该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件,或者可以存在中间部件。然而,当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时,不存在中间部件。为此,术语“连接”可以指物理连接、电气连接等,并且具有或不具有中间部件。
为了描述性目的,本公开可使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧(例如,如在“侧壁”中)”等的空间相对术语,从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外,空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此,示例性术语“在……下方”可以包含“上方”和“下方”两种方位。此外,设备可被另外定位(例如,旋转90度或者在其它方位处),如此,相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的,而不意图是限制性的。如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外,当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时,说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组,但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是,如这里使用的,术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语,如此,它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
根据本公开的一个实施方式,用于电流和/或电压过载保护的装置100,包括:至少一个保护组件10;保护组件10包括至少一个熔断元件11以及至少一个与熔断元件11串联的含PN结元件12;其中,当电流过载时,熔断元件11能够被熔断以实现电流过载保护,当电压过载时,含PN结元件12能够被击穿以实现电压过载保护。
优选地,保护组件10包括两个熔断元件11以及一个与两个熔断元件11串联的含PN结元件12,含PN结元件12设置在两个熔断元件11之间。
图1至图3分别示例性地示出了保护组件10的结构示意图。
图1是本公开的一个实施方式的用于电流和/或电压过载保护的装置100的保护组件10的结构示意图。
图1中的保护组件10包括一个熔断元件11以及一个含PN结元件12。
图2是本公开的又一个实施方式的用于电流和/或电压过载保护的装置100的保护组件10的结构示意图。
图2中的保护组件10包括两个熔断元件11以及一个含PN结元件12。其中,含PN结元件12设置在两个熔断元件11之间。
图3是本公开的又一个实施方式的用于电流和/或电压过载保护的装置100的保护组件10的结构示意图。
图3中的保护组件10包括一个熔断元件11以及一个含PN结元件12,示例性地,熔断元件11为金属丝,含PN结元件为二极管。
图4是本公开的一个实施方式的用于电流和/或电压过载保护的装置100的结构示意图。
如图4所示,用于电流和/或电压过载保护的装置100,包括:多个保护组件10(两个或者三个以上);每个保护组件10包括两个熔断元件11以及一个与熔断元件11串联的含PN结元件12;其中,含PN结元件12设置在两个熔断元件11之间。
当电流过载时,过载电流能够均匀分布至多个保护组件10,每个保护组件10的熔断元件11能够被熔断以实现电流过载保护,当电压过载时,含PN结元件12能够被击穿以实现电压过载保护。
图5是本公开的又一个实施方式的用于电流和/或电压过载保护的装置100的结构示意图。
如图5所示,用于电流和/或电压过载保护的装置100,包括:多个保护组件10(两个或者三个以上);每个保护组件10包括一个熔断元件11以及一个与熔断元件11串联的含PN结元件12。
当电流过载时,过载电流能够均匀分布至多个保护组件10,每个保护组件10的熔断元件11能够被熔断以实现电流过载保护,当电压过载时,含PN结元件12能够被击穿以实现电压过载保护。
其中,熔断元件11为金属丝,含PN结元件为二极管。
图6是本公开的又一个实施方式的用于电流和/或电压过载保护的装置100的结构示意图。
如图6所示,用于电流和/或电压过载保护的装置100,包括:多个保护组件10(两个或者三个以上);每个保护组件10包括两个熔断元件11以及一个与熔断元件11串联的含PN结元件12。其中,含PN结元件12设置在两个熔断元件11之间。
当电流过载时,过载电流能够均匀分布至多个保护组件10,每个保护组件10的熔断元件11能够被熔断以实现电流过载保护,当电压过载时,含PN结元件12能够被击穿以实现电压过载保护。
其中,熔断元件11为金属丝,含PN结元件为二极管。
上述各个实施方式中的用于电流和/或电压过载保护的装置,优选地,含PN结元件优选为二极管、三极管、MOS管和/或它们的组合。本领域技术人员也可以选用其他合适类型的含PN结元件。
上述各个实施方式中,优选地,熔断元件由金属材料形成。
上述各个实施方式中,优选地,熔断元件为电阻器件。
上述各个实施方式中,优选地,熔断元件包括隔离电介质层以及金属线,金属线设置在隔离电介质层之内。
上述各个实施方式中,优选地,用于电流和/或电压过载保护的装置100的第一端(图4至图6中的下端)连接于保护目标器件(例如集成电路芯片)的信号接收端,用于电流和/或电压过载保护的装置100的第二端(图4至图6中的上端)连接于保护目标器件(例如集成电路芯片)的供电端(VDD)或者接地端。
使得用于电流和/或电压过载保护的装置100的两个或三个以上的保护组件10在保护目标器件(例如集成电路芯片)的信号接收端与保护目标器件(例如集成电路芯片)的供电端(VDD)或者接地端之间形成并联结构。从而实现对保护目标器件的电流和/或电压过载保护。
上述实施方式中,保护目标器件的信号接收端用于接收外部输入信号。外部输入信号可以为外部输入功率信号。
根据本公开的一个实施方式的集成电路装置,包括:至少两个上述任一个实施方式的用于电流和/或电压过载保护的装置100;以及至少一个集成电路芯片200;其中,用于电流和/或电压过载保护的装置100以及集成电路芯片200形成在共同衬底上,至少一个用于电流和/或电压过载保护的装置100设置在集成电路芯片200的供电端与集成电路芯片的信号接收端之间,至少另一个用于电流和/或电压过载保护的装置100设置在集成电路芯片200的接地端与集成电路芯片200的信号接收端之间。
图7是本公开的一个实施方式的具有用于电流和/或电压过载保护的装置的集成电路装置的结构示意图。
如图7所示,集成电路装置1000包括:两个用于电流和/或电压过载保护的装置100;以及一个集成电路芯片200;其中,两个用于电流和/或电压过载保护的装置100以及一个集成电路芯片200可以形成在共同衬底上,一个用于电流和/或电压过载保护的装置100(图7中上方的用于电流和/或电压过载保护的装置100)设置在集成电路芯片200的供电端(VDD)与集成电路芯片的信号接收端202(即芯片管脚)之间,另一个用于电流和/或电压过载保护的装置100(图7中下方的用于电流和/或电压过载保护的装置100)设置在集成电路芯片200的接地端与集成电路芯片200的信号接收端202之间。
通过本公开的用于电流和/或电压过载保护的装置的结构设计,能够实现泄放电流自适应均匀分布,且由于熔断元件的设置,使得含PN结元件被击穿时不会发生短路。
在本说明书的描述中,参考术语“一个实施例/方式”、“一些实施例/方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个、三个等,除非另有明确具体的限定。
本领域的技术人员应当理解,上述实施方式仅仅是为了清楚地说明本公开,而并非是对本公开的范围进行限定。对于所属领域的技术人员而言,在上述公开的基础上还可以做出其它变化或变型,并且这些变化或变型仍处于本公开的范围内。
Claims (11)
1.一种用于电流和/或电压过载保护的装置,其特征在于,包括:
至少一个保护组件;
所述保护组件包括至少一个熔断元件以及至少一个与所述熔断元件串联的含PN结元件;
所述用于电流和/或电压过载保护的装置的第一端连接于保护目标器件的信号接收端,所述用于电流和/或电压过载保护的装置的第二端连接于保护目标器件的供电端或者接地端;
其中,当电流过载时,所述熔断元件能够被熔断以实现电流过载保护,当电压过载时,所述含PN结元件能够被击穿以实现电压过载保护,由于所述熔断元件的设置,使得含PN结元件被击穿时不会发生短路。
2.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述保护目标器件的所述信号接收端用于接收外部输入信号。
3.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述保护目标器件为集成电路芯片。
4.根据权利要求2所述的用于电流和/或电压过载保护的装置,其特征在于,所述外部输入信号为外部输入功率信号。
5.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,保护组件的数量为两个或三个以上,两个或三个以上的所述保护组件在所述保护目标器件的信号接收端与所述保护目标器件的供电端或者接地端之间形成并联结构。
6.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述熔断元件由金属材料形成。
7.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述含PN结元件为二极管、三极管、MOS管和/或它们的组合。
8.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述保护组件包括两个熔断元件以及一个与两个所述熔断元件串联的含PN结元件,所述含PN结元件设置在所述两个熔断元件之间。
9.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述熔断元件为电阻器件。
10.根据权利要求1所述的用于电流和/或电压过载保护的装置,其特征在于,所述熔断元件包括隔离电介质层以及金属线,所述金属线设置在所述隔离电介质层之内。
11.一种集成电路装置,其特征在于,包括:
至少两个权利要求1至10中任一项所述的用于电流和/或电压过载保护的装置;以及
至少一个集成电路芯片;
其中,所述用于电流和/或电压过载保护的装置以及所述集成电路芯片形成在共同衬底上,至少一个所述用于电流和/或电压过载保护的装置设置在所述集成电路芯片的供电端与所述集成电路芯片的信号接收端之间,至少另一个所述用于电流和/或电压过载保护的装置设置在所述集成电路芯片的接地端与所述集成电路芯片的信号接收端之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022483240.5U CN214280928U (zh) | 2020-10-30 | 2020-10-30 | 用于电流和/或电压过载保护的装置及集成电路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022483240.5U CN214280928U (zh) | 2020-10-30 | 2020-10-30 | 用于电流和/或电压过载保护的装置及集成电路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214280928U true CN214280928U (zh) | 2021-09-24 |
Family
ID=77773254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022483240.5U Active CN214280928U (zh) | 2020-10-30 | 2020-10-30 | 用于电流和/或电压过载保护的装置及集成电路装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214280928U (zh) |
-
2020
- 2020-10-30 CN CN202022483240.5U patent/CN214280928U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9601920B2 (en) | Transient voltage protection circuits and devices | |
CN1998121B (zh) | 电涌保护方法和电涌抑制电路 | |
US7602041B2 (en) | Input protection circuit preventing electrostatic discharge damage of semiconductor integrated circuit | |
US5714900A (en) | Electrical overstress protection device | |
CN110402525A (zh) | 一种用于防止过电压的集成元件,特别用于同轴电缆系统 | |
CN107332221A (zh) | 过流过压保护器件及方法 | |
CN214280928U (zh) | 用于电流和/或电压过载保护的装置及集成电路装置 | |
JPS63261740A (ja) | 過電圧に対して保護された集積回路 | |
JP2004535749A (ja) | ネットワーク装置用の静電放電装置 | |
WO2021012938A1 (zh) | 一种具有温度保护的瞬态电压抑制器 | |
CN113922339A (zh) | 用于电流和/或电压过载保护的装置及集成电路装置 | |
US7285837B2 (en) | Electrostatic discharge device integrated with pad | |
US7843673B2 (en) | Antenna diodes with electrical overstress (EOS) protection | |
CN206516631U (zh) | 防止静电放电的保护装置以及电子系统 | |
US20170077060A1 (en) | Semiconductor device, semiconductor chip, and method of manufacturing semiconductor device | |
US10388647B1 (en) | Transient voltage suppression device | |
TWI506908B (zh) | 暫態電壓抑制器 | |
US10743406B2 (en) | Galvanic isolation for isolation transformer | |
CN102053216B (zh) | 静电放电测试方法 | |
CN218647942U (zh) | 监测装置、集成电路装置、电子设备及电池保护系统 | |
CN109087906B (zh) | 电连接装置 | |
US20230178980A1 (en) | Electrostatic Discharge Protection Device with Integrated Series Resistors | |
US20180351353A1 (en) | Electrostatic discharge (esd) protection for a high side driver circuit | |
CN116565820B (zh) | 一种防静电保护电路及电子设备 | |
US20100002352A1 (en) | Antistatic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |