CN214228268U

CN214228268U - 一种基于双总线的传感器网络同步数据采集系统

Info

Publication number: CN214228268U
Application number: CN202120339786.5U
Authority: CN
Inventors: 李龙贤; 徐严严; 张冠
Original assignee: Hebei Akas Internet Of Things Technology Co ltd
Current assignee: Hebei Akas Internet Of Things Technology Co ltd
Priority date: 2021-02-03
Filing date: 2021-02-03
Publication date: 2021-09-17
Anticipated expiration: 2031-02-03

Abstract

本实用新型提供了一种基于双总线的传感器网络同步数据采集系统，该系统包括：传感器节点、主控板，所述传感器节点有多个，所述主控板通过485总线连接多个所述传感器节点的485接口，所述传感器节点及主控板均连接SPI over LVDS总线，每个传感器节点分配8位地址或16位地址，所述传感器节点在所述485总线上接收所述主控板广播指令，匹配指令中的地址，使对应的传感器节点通过SPI over LVDS总线与所述主控板通信。本实用新型提供的基于双总线的传感器网络同步数据采集系统，结构简单、便于实施，采用485总线和SPI over LVDS总线双总线方案实现同步采集数据及大数据量数据传输。

Description

一种基于双总线的传感器网络同步数据采集系统

技术领域

本实用新型涉及多传感器数据采集技术领域，特别是涉及一种基于双总线的传感器网络同步数据采集系统。

背景技术

传感器网络用于采集传感器多点数据，实现各个传感器的精确同步采集。现有的传感器网络一般采用485总线或SPI over LVDS总线进行通讯，但是独立的485总线和SPIover LVDS总线均无法同时满足同步采集数据和大数据量传输的要求。485总线采用广播发送机制可以实现各传感器节点的同步采集，但485总线传输速率较低；SPI over LVDS总线传输速率高，却没有一对多的广播发送机制。因此设计一种基于485+SPI over LVDS双总线传输方案来实现多点传感器同步数据采集是十分有必要的。

实用新型内容

本实用新型的目的是提供一种基于双总线的传感器网络同步数据采集系统，结构简单、便于实施，采用485总线和SPI over LVDS总线双总线方案实现同步采集数据及大数据量数据传输。

为实现上述目的，本实用新型提供了如下方案：

一种基于双总线的传感器网络同步数据采集系统，该系统包括：传感器节点、主控板、SPI over LVDS总线及485总线，所述传感器节点有多个，所述主控板通过所述485总线连接多个所述传感器节点的485接口，所述传感器节点及主控板均连接所述SPI over LVDS总线，每个传感器节点分配8位地址或16位地址，所述传感器节点在所述485总线上接收所述主控板广播指令，匹配指令中的地址，使对应的传感器节点通过SPI over LVDS总线与所述主控板通信。

可选的，所述SPI over LVDS总线采用三线制，包括SPI CLK、SPI MISO、SPI MOSI，所述传感器节点及主控器分别连接所述SPI CLK、SPI MISO及SPI MOSI三线，所述SPI overLVDS还包括CLOCK LINE时钟线，所述传感器节点及主控器连接所述CLOCK LINE时钟线，所有传感器节点均采用同一时钟线驱动计数器建立时钟，用于保证传感器节点时钟的频率一致。

可选的，所述主控板为Stm32H750处理器。

可选的，所述传感器节点采用Stm32L431单片机，所述传感器节点还设置有DS91M040芯片，所述DS91M040芯片连接SPI CLK、SPI MISO、SPI MOSI及CLOCK LINE时钟线，所述DS91M040芯片用于将SPI传输信号转换为LVDS差分信号。

可选的，所述CLOCK LINE时钟线的时钟频率大于1MHz。

根据本实用新型提供的具体实施例，本实用新型公开了以下技术效果：本实用新型提供的基于双总线的传感器网络同步数据采集系统，采用485总线和SPI over LVDS总线双总线方案实现同步采集数据及大数据量数据传输；其中，485总线通过一对多广播指令实现数据同步采集，SPI over LVDS总线实现高速数据回传；通过线缆校准算法，自适应识别补偿线路长度造成的延时；在SPI over LVDS总线上增加时钟线CLOCK LINE，所有传感器用同一时钟线驱动自身计数器建立时钟，这样保证了所有传感器节点时钟的频率一致；传感器节点处理模块采用Stm32L431系列单片机，具有高速运算性能和低功耗，主频最高达80MHz，运行在Stop休眠模式，功耗1.28μA with RTC；主控板采用主频480MHz的Stm32H750处理器，运算速度高，保证了主控板的时钟分辨率；传感器节点上设置有DS91M040芯片，可以将SPI传输信号转换为LVDS差分信号，最高可实现125Mbps传输速率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例基于双总线的传感器网络同步数据采集系统结构示意图；

图2为本实用新型实施例基于双总线的传感器网络同步数据采集系统工作时序原理示意图。

附图标记：1、主控板；2、传感器节点；3、SPI over LVDS总线；4、485总线。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

图1为实用新型实施例基于双总线的传感器网络同步数据采集系统结构示意图，如图1所示，本实用新型实施例提供的基于双总线的传感器网络同步数据采集系统，包括：传感器节点2、主控板1、SPI over LVDS总线3及485总线4，所述传感器节点2有多个，所述主控板1通过所述485总线4连接多个所述传感器节点2的485接口，所述传感器节点2及主控板1均连接所述SPI over LVDS总线3，每个传感器节点2分配8位地址或16位地址，所述传感器节点2在所述485总线4上接收所述主控板1的广播指令，匹配指令中的地址，使对应的传感器节点2通过SPI over LVDS总线3与所述主控板1通信。

所述SPI over LVDS总线3采用三线制，包括SPI CLK、SPI MISO、SPI MOSI，通过485总线4及软件层私有协议控制SPI片选，CS由485总线4上的通信协议控制，所述传感器节点2及所述主控板1分别连接所述SPI CLK、SPI MISO及SPI MOSI三线，在SPI over LVDS总线3上增加单独时钟线CLOCK LINE，所述传感器节点2及所述主控板1连接所述CLOCK LINE时钟线，所有传感器节点2均采用同一时钟线驱动计数器建立时钟，用于保证传感器节点2时钟的频率一致，CLOCK LINE时钟线通过发送连续多个高电平对所有传感器节点2的时钟进行同步，传感器节点2监控到多个时钟周期的连续高电平后，对计数器清零，完成时钟対准，同时主控板1在485总线4上广播同步帧序号，传感器节点2收到同步帧后开始采集数据，485总线4和CLOCK LINE时钟线共同保证传感器节点2的同步数据采集。

所述主控板1为Stm32H750处理器，该处理器具有高速运算性能和低功耗，主频最高达80MHz，运行在Stop休眠模式，功耗1.28μA with RTC。

所述传感器节点2的处理模块采用主频480MHz的Stm32L431单片机，该单片机运算速度高，可以保证主控板1的时钟分辨率，所述传感器节点2还设置有DS91M040芯片，所述DS91M040芯片连接SPI CLK、SPI MISO、SPI MOSI及CLOCK LINE时钟线，所述DS91M040芯片用于将SPI传输信号转换为LVDS差分信号，最高可实现125Mbps传输速率。

所述CLOCK LINE时钟线的时钟频率大于1MHz。

通过线缆校准算法，自适应识别补偿线缆长度造成的延时，具体为，当上电后，主控板1采用双边传输时间的方法轮循一对一测量校准线缆长度，如图2所示，线缆传输时间为(回复总时间-回复延时)/2，传感器节点2的时钟只需控制采集工作时间相对于最近一次延时时间对时，在对时间隔时间段，主控板1通过轮循与每个传感器节点2进行单独数据采集及状态指令操作通信，传感器节点2在休眠时无需对时，传感器节点2根据采集频率，由定时器唤醒，唤醒后收到一帧同步信号后，开始采集数据，采集后的数据保存，等待主控板轮循上传。

本实用新型提供的基于双总线的传感器网络同步数据采集系统，采用485总线和SPI over LVDS总线双总线方案实现同步采集数据及大数据量数据传输；其中，485总线通过一对多广播指令实现数据同步采集，SPI over LVDS总线实现高速数据回传；通过线缆校准算法，自适应识别补偿线路长度造成的延时；在SPI over LVDS总线上增加时钟线CLOCKLINE，所有传感器用同一时钟线驱动自身计数器建立时钟，这样保证了所有传感器节点时钟的频率一致；传感器节点处理模块采用Stm32L431系列单片机，具有高速运算性能和低功耗，主频最高达80MHz，运行在Stop休眠模式，功耗1.28μA with RTC；主控板采用主频480MHz的Stm32H750处理器，运算速度高，保证了主控板的时钟分辨率；传感器节点上设置有DS91M040芯片，可以将SPI传输信号转换为LVDS差分信号，最高可实现125Mbps传输速率。

本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims

1.一种基于双总线的传感器网络同步数据采集系统，其特征在于，包括：传感器节点、主控板、SPI over LVDS总线及485总线，所述传感器节点有多个，所述主控板通过所述485总线连接多个所述传感器节点的485接口，所述传感器节点及主控板均连接所述SPI overLVDS总线，每个传感器节点分配8位地址或16位地址，所述传感器节点在所述485总线上接收所述主控板的广播指令，匹配指令中的地址，使对应的传感器节点通过SPI over LVDS总线与所述主控板通信。

2.根据权利要求1所述的基于双总线的传感器网络同步数据采集系统，其特征在于，所述SPI over LVDS总线采用三线制，包括SPI CLK、SPI MISO、SPI MOSI，所述传感器节点及主控器分别连接所述SPI CLK、SPI MISO及SPI MOSI三线，所述SPI over LVDS还包括CLOCKLINE时钟线，所述传感器节点及主控器连接所述CLOCK LINE时钟线，所有传感器节点均采用同一时钟线驱动计数器建立时钟，用于保证传感器节点时钟的频率一致。

3.根据权利要求2所述的基于双总线的传感器网络同步数据采集系统，其特征在于，所述主控板为Stm32H750处理器。

4.根据权利要求2所述的基于双总线的传感器网络同步数据采集系统，其特征在于，所述传感器节点采用Stm32L431单片机，所述传感器节点还设置有DS91M040芯片，所述DS91M040芯片连接SPICLK、SPIMISO、SPIMOSI及CLOCK LINE时钟线，所述DS91M040芯片用于将SPI传输信号转换为LVDS差分信号。

5.根据权利要求4所述的基于双总线的传感器网络同步数据采集系统，其特征在于，所述CLOCK LINE时钟线的时钟频率大于1MHz。