CN213846966U - 耳机 - Google Patents

Abstract

本申请实施例涉及电子设备领域，提供一种耳机，耳机具有耳塞部和杆部，耳机包括第一电路板、射频收发器、第二电路板、连接线、天线以及连接件；第一电路板设于耳塞部内，第一电路板上设有第一射频线路；射频收发器设于第一电路板上，射频收发器与第一射频线路电连接；第二电路板设于杆部内，第二电路板上设有第二射频线路；连接线用于电连接第一射频线电路和第二射频线路；天线设于杆部内；连接件用于电连接天线和第二射频线路，利用连接线连接第一射频线路和第二射频线路，利用连接件将天线和第二电路板的第二射频线路连接起来，如此，射频收发器可以设于耳塞部内，天线可以设置于杆部内，可以在尺寸较小的耳机内灵活设置射频收发器和天线。

Description

耳机

技术领域

本申请涉及电子设备技术领域，尤其涉及一种耳机。

背景技术

无线耳机通常通过射频技术与手机、电脑等设备通信，能够实现语音通话、听音乐等功能。现有技术中，射频收发器位于电路板上，射频收发器通常需要靠近天线设置，以便射频收发器通过电路板上的射频线路与天线电连接。

实用新型内容

有鉴于此，本申请实施例期望提供一种耳机，便于灵活设置射频收发器和天线，为达到上述有益效果，本申请实施例的技术方案是这样实现的：

本申请实施例提供一种耳机，具有耳塞部和杆部，所述耳机包括：

第一电路板，设于所述耳塞部内，所述第一电路板上设有第一射频线路；

射频收发器，设于所述第一电路板上，所述射频收发器与所述第一射频线路电连接；

第二电路板，设于所述杆部内，所述第二电路板上设有第二射频线路；

连接线，用于电连接所述第一射频线电路和所述第二射频线路；

天线，设于所述杆部内；以及

连接件，用于电连接所述天线和所述第二射频线路。

一些实施例中，所述耳机包括位于所述第一电路板上的第一π形滤波器、以及位于所述第二电路板上的第二π形滤波器，所述第一π形滤波器与所述第一射频线路电连接，所述第二π形滤波器与所述第二射频线路电连接。

一些实施例中，所述连接线为同轴电缆，所述连接线的两端均具有连接端子，所述耳机包括位于所述第一电路板的第一同轴电缆连接器、以及位于所述第二电路板的第二同轴电缆连接器，其中一个所述连接端子与所述第一同轴电缆连接器连接，其中另一个所述连接端子与所述第二同轴电缆连接器插接，所述第一同轴电缆连接器与所述第一射频线路电连接，所述第二同轴电缆连接器与所述第二射频线路电连接。

一些实施例中，所述耳机包括位于所述第一电路板的射频测试盘，所述射频测试盘与所述第一射频线路电连接。

一些实施例中，所述第一电路板包括依次叠置的第一层、第二层以及第三层，所述第一射频线路包括第一信号线、第一屏蔽体以及第一参考线，所述第一信号线和所述第一屏蔽体均位于所述第一层背离所述第二层的表面，所述第一参考线位于所述第三层背离所述第二层的表面，所述第一屏蔽体围设形成第一屏蔽区域，所述第一信号线和所述第一π形滤波器均位于所述第一屏蔽区域内，所述第二层的部分挖空以形成第一挖空区域，所述第一信号线在所述第二层的投影、以及所述第一π形滤波器在所述第二层的投影均位于所述第一挖空区域内。

一些实施例中，所述第一电路板包括多个间隔设置于所述第一屏蔽体上的第一地孔。

一些实施例中，所述第一电路板包括依次叠置的第四层、第五层以及第六层，所述第一射频线路包括第二信号线、第二屏蔽体以及第二参考线，所述第四层位于所述第三层背离所述第二层的表面，所述第二信号线、所述第二屏蔽体、所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第六层背离所述第五层的表面，所述第二参考线位于所述第四层背离所述第五层的表面，所述第二屏蔽体围设形成第二屏蔽区域，所述第五层的部分挖空以形成第二挖空区域，所述第二信号线、所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第二屏蔽区域内，所述第二信号线在所述第五层的投影、所述射频测试盘在所述第五层的投影、以及所述第一同轴电缆连接器在所述第五层的投影均位于所述第二挖空区域内。

一些实施例中，所述第一电路板包括多个间隔设置于所述第二屏蔽体上的第二地孔。

一些实施例中，所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第一层背离所述第二层的表面，所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第一屏蔽区域内，所述射频测试盘在所述第二层的投影、以及所述第一同轴电缆连接器在所述第二层的投影均位于所述第一挖空区域内。

一些实施例中，所述第二电路板包括依次叠置的第七层、第八层以及第九层，所述第二射频线路包括第三信号线、第三屏蔽体以及第三参考线，所述第三信号线、所述第三屏蔽体、所述连接件、以及所述第二π形滤波器均位于所述第七层背离所述第八层的表面，所述第三参考线位于所述第九层背离所述第八层的表面，所述第三屏蔽体围设形成第三屏蔽区域，所述第三信号线、所述第二π形滤波器、以及所述连接件均位于所述第三屏蔽区域内，所述第八层的部分挖空以形成第三挖空区域，所述第三信号线在所述第八层的投影、所述连接件在所述第八层的投影、以及所述第二π形滤波器在所述第八层的投影均位于所述第三挖空区域内。

一些实施例中，所述第二电路板包括多个间隔设置于所述第三屏蔽体上的第三地孔。

一些实施例中，所述第二电路板包括依次叠置的第十层、第十一层以及第十二层，所述第十层位于所述第九层背离所述第八层的表面，所述第二射频线路包括第四信号线、第四屏蔽体以及第四参考线，所述第十一层的部分挖空以形成第四挖空区域，所述第四信号线、所述第四屏蔽体、以及所述第二同轴电缆连接器均位于所述第十二层背离所述第十一层的表面，所述第四参考线位于所述第十层背离所述第十一层的表面，所述第四屏蔽体围设形成第四屏蔽区域，所述第四信号线和所述第二同轴电缆连接器均位于所述第四屏蔽区域内，所述第四信号线在所述第十一层的投影、以及所述第二同轴电缆连接器在所述第十一层的投影均位于所述第四挖空区域内。

一些实施例中，所述第二电路板包括多个间隔设置于所述第四屏蔽体上的第四地孔。

一些实施例中，所述第二同轴电缆连接器位于所述第七层背离所述第八层的表面，所述第二同轴电缆连接器位于所述第三屏蔽区域内，所述第二同轴电缆连接器在所述第八层的投影位于所述第三挖空区域内。

一些实施例中，所述射频测试盘在所述第一电路板上的投影形状呈圆形，圆形的所述射频测试盘的直径为0.4mm～1.0mm。

一些实施例中，所述连接件为弹片或弹簧针，所述天线朝向所述连接件的表面的部分与所述连接件抵压接触；

和/或，所述射频收发器为蓝牙收发器；

和/或，所述射频收发器集成于系统芯片上，所述系统芯片设于所述第一电路板上。

本申请实施例提供的耳机，利用连接线连接第一射频线路和第二射频线路，从而利用连接线将第一电路板和第二电路板连接起来，利用连接件将天线和第二电路板的第二射频线路连接起来，如此，射频收发器可以设于耳塞部内，天线可以设置于杆部内，从而形成射频收发器、第一射频线路、连接线、第二射频线路、连接件以及天线构成的射频链路，如此设计，可以在尺寸较小的耳机内灵活设置射频收发器和天线，使得天线性能最大化。

附图说明

图1为本申请实施例提供的一种耳机的结构示意图；

图2为图1所示结构另一个视角的结构示意图；

图3为图1所示结构又一个视角的结构示意图；

图4为本申请实施例提供的一种第一电路板和第二电路板的结构示意图；

图5为图4所示结构另一个视角的结构示意图；

图6为本申请实施例提供的一种第一电路板的一个局部放大示意图；

图7为图6中所示结构的另一个结构示意图，其中，未展示第一层；

图8为本申请实施例提供的一种第一电路板的另一个局部放大示意图；

图9为图8中所示结构的另一个结构示意图，其中，未展示第六层；

图10为本申请实施例提供的一种第二电路板的一个局部放大示意图；

图11为图10中所示结构的另一个结构示意图，其中，未展示第七层；

图12为本申请实施例提供的一种第二电路板的另一个局部放大示意图；

图13为图12中所示结构的另一个结构示意图，其中，未展示第十二层。

附图标记说明

耳塞部100；杆部200；第一电路板10；第一地孔10a；第二地孔10b；保留区域10c，第一层11；第二层12；第一挖空区域12a；第一信号线101；第一屏蔽体102；第一屏蔽区域102a；第五层13；第二挖空区域13a；第六层14；第二信号线103；第二屏蔽体104；第二屏蔽区域104a；射频收发器20；第二电路板30；第三地孔30a；第四地孔30b；第七层31；第八层32；第三挖空区域32a；第三信号线301；第三屏蔽体302；第三屏蔽区域302a；第十一层33；第四挖空区域33a；第十二层34；第四信号线303；第四屏蔽体304；第四屏蔽区域304a；连接件40；第一π形滤波器50；第二π形滤波器60；第一同轴电缆连接器70；第二同轴电缆连接器80；射频测试盘90。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的技术特征可以相互组合，需要理解的是，本申请实施例中的方位术语仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。具体实施方式中的详细描述应理解为本申请宗旨的解释说明，不应视为对本申请的不当限制。

请参见图1～图3，本申请实施例提供一种耳机，耳机具有耳塞部100和杆部200，耳机包括第一电路板10、射频收发器20、第二电路板30、连接线、天线以及连接件40；第一电路板10设于耳塞部100内，第一电路板10上设有第一射频线路；射频收发器20设于第一电路板10上，射频收发器20与第一射频线路电连接；第二电路板30设于杆部200内，第二电路板30上设有第二射频线路；连接线用于电连接第一射频线电路和第二射频线路；天线设于杆部200内；连接件40用于电连接天线和第二射频线路。

利用连接线连接第一射频线路和第二射频线路，从而利用连接线将第一电路板10和第二电路板30连接起来，利用连接件40将天线和第二电路板30的第二射频线路连接起来，如此，射频收发器20可以设于耳塞部100内，天线可以设置于杆部200内，从而形成射频收发器20、第一射频线路、连接线、第二射频线路、连接件40以及天线构成的射频链路，如此设计，可以在尺寸较小的耳机内灵活设置射频收发器20和天线，使得天线性能最大化。

一实施例中，请参见图1和图3，耳机包括位于第一电路板10上的第一π形滤波器50、以及位于第二电路板30上的第二π形滤波器60，第一π形滤波器与第一射频线路电连接，第二π形滤波器60与第二射频线路电连接。第一π形滤波器和第二π形滤波器60均用于滤除射频信号中的噪声和/或谐波信号。射频链路可以为射频收发器20、第一射频线路、第一π形滤波器、连接线、第二射频线路、第二π形滤波器、连接件40、天线，射频信号经第一π形滤波器和/或第二π形滤波器滤波后，提高射频信号传输质量。一些实施例中，第一π形滤波器和第二π形滤波器可以共同滤波，也可以根据需求在上述两者中择一滤波，另一个可以起到备用的作用。

一实施例中，请参见图1～图3，连接线为同轴电缆，连接线的两端均具有连接端子，耳机包括位于第一电路板10的第一同轴电缆连接器70、以及位于第二电路板30的第二同轴电缆连接器80，其中一个连接端子与第一同轴电缆连接器70连接，其中另一个连接端子与第二同轴电缆连接器80连接，第一同轴电缆连接器70与第一射频线路电连接，第二同轴电缆连接器80与第二射频线路电连接。

一方面，连接线为同轴电缆能够更好的防止外部电磁波干扰射频信号传输。同轴电缆还能更好地与射频链路上的其他电子元器件或电路实现阻抗匹配，以便保证射频信号良好传输。另一方面，由于耳机内的可操作空间极小，连接线的尺寸、第一电路板10的尺寸、以及第二电路板30的尺寸也都较小，不便于采用焊接等工艺装配连接线、第一电路板10、以及第二电路板30，因此，在第一电路板10上设置第一同轴电缆连接器70，在第二电路板30上设置第二同轴电缆连接器80，同轴电缆的两端均设置连接端子，在装配或拆卸时，将两个连接端子分别与第一同轴电缆连接器70、第二同轴电缆连接器80连接，不需要在有限的操作空间内焊接，从而实现快速装配或拆卸，能够提高生产效率，且便于维修，能够节省布局空间，有利于产品小型化。

示例性的，其中一个连接端子与第一同轴电缆连接器70可以为卡扣式连接或螺纹式连接；其中另一连接端子与第二同轴电缆连接器80可以为卡扣式连接或螺纹式连接。

一实施例中，请参见图5，耳机包括位于第一电路板10的射频测试盘90，射频测试盘90与第一射频线路电连接。射频测试盘90用于测试射频链路的性能，具体的，射频测试盘90为导电片。在空间紧凑的耳机内通常难以设置射频测试座，相较于射频测试座，射频测试盘90的结构更加简单，便于设置在空间紧凑的耳机内。优选地，可以在涂覆阻焊绿油的时候预留部分与第一射频线路电连接的金属层作为射频测试盘90，如此，射频测试盘90占用空间少，且几乎无器件成本。

另一实施例中，射频测试盘90也可以设于第二电路板30，射频测试盘90与第二射频线路电连接。

一实施例中，请参见图4、图6和图7，为便于展示第一π形滤波器50对应的焊盘，图6中以虚线框的形式展示出了第一π形滤波器50，第一电路板10包括依次叠置的第一层11、第二层12以及第三层，第一射频线路包括第一信号线101、第一屏蔽体102以及第一参考线，第一信号线101和第一屏蔽体102均位于第一层11背离第二层12的表面，第一参考线位于第三层背离第二层12的表面，第一屏蔽体102围设形成第一屏蔽区域102a，第一信号线101和第一π形滤波器50均位于第一屏蔽区域102a内，第二层12的部分挖空以形成第一挖空区域12a，第一信号线101在第二层12的投影、以及第一π形滤波器50在第二层12的投影均位于第一挖空区域12a内。

第一信号线101是射频信号的传输路径，第一参考线是射频信号的回流路径，第二层12的部分挖空以形成第一挖空区域12a，第一信号线101参考位于第三层上的第一参考线，实现第一信号线101和第一参考线之间隔层参考，可以增大第一信号线101的线宽，减少第一电路板10上的导体损耗，以便实现射频链路阻抗匹配。优选地，第一信号线101的线宽可以与其连接的焊盘的宽度大致相同，如此，能够避免射频信号传输路径上的阻抗突变、阻抗不连续等现象，从而保证射频信号的传输质量，能够减少射频链路的能量损耗，第一信号线101的线宽较宽则受刻蚀工艺影响较小，产品良率更高。第一π形滤波器50在第二层12的投影位于第一挖空区域12a内，以便第一π形滤波器50对应的焊盘的尺寸与第一信号线101线宽大致相同。第一屏蔽体102围设形成第一屏蔽区域102a，第一信号线101和第一π形滤波器50均位于第一屏蔽区域102a内，也就是说，采用共面阻抗的设计，利用第一屏蔽体102减小射频信号线回流路径，从而避免第一信号线101的线宽过宽，避免第一信号线101占据第一层11过多的面积，使得第一电路板10上的布线能够更加紧凑。

一实施例中，第一屏蔽体102可以为金属线，例如第一屏蔽体102可以为带状线。另一实施例中，第一屏蔽体102可以为金属层，例如第一屏蔽体102可以为铜皮。

一实施例中，请参见图7，第一电路板10包括多个间隔设置于第一屏蔽体102上的第一地孔10a。利用第一地孔10a使得第一屏蔽体102能够更好地屏蔽干扰。

一实施例中，请参见图5、图8和图9，为便于展示第一同轴电缆连接器70对应的焊盘，图8中以虚线框的形式展示出了第一同轴电缆连接器70，第一电路板10包括依次叠置的第四层、第五层13以及第六层14，第一射频线路包括第二信号线103、第二屏蔽体104以及第二参考线，第四层位于第三层背离第二层12的表面，第二信号线103、第二屏蔽体104、射频测试盘90、以及第一同轴电缆连接器70均位于第六层14背离第五层13的表面，第二参考线位于第四层背离第五层13的表面，第二屏蔽体104围设形成第二屏蔽区域104a，第五层13的部分挖空以形成第二挖空区域13a，第二信号线103、射频测试盘90、以及第一同轴电缆连接器70均位于第二屏蔽区域104a内，第二信号线103在第五层13的投影、射频测试盘90在第五层13的投影、以及第一同轴电缆连接器70在第五层13的投影均位于第二挖空区域13a内。

具体的，第二信号线103与第一信号线101电连接，第一参考线和第二参考线电连接，示例性的，第二信号线103与第一信号线101可以通过过孔电连接，第一参考线和第二参考线通过过孔电连接。第二信号线103是射频信号的传输路径，第二参考线是射频信号的回流路径，第五层13的部分挖空以形成第二挖空区域13a，第二信号线103参考位于第四层上的第一参考线，实现第二信号线103和第二参考线之间隔层参考，如此，可以增大第二信号线103的线宽，减少第一电路板10上的导体损耗，以便实现射频链路阻抗匹配。优选地，第二信号线103的线宽可以与其连接的焊盘的宽度大致相同，如此，能够避免射频信号传输路径上的阻抗突变、阻抗不连续等现象，从而保证射频信号的传输质量，能够减少射频链路的能量损耗，第二信号线103的线宽较宽则受刻蚀工艺影响较小，产品良率更高。射频测试盘90、以及第一同轴电缆连接器70在第四层的投影位于第二挖空区域13a内，以便第一同轴电缆连接器70对应的焊盘与第二信号线103的线宽大致相同。第二屏蔽体104围设形成第二屏蔽区域104a，第二信号线103、射频测试盘90、以及第一同轴电缆连接器70均位于第二屏蔽区域104a内，也就是说，采用共面阻抗的设计，利用第二屏蔽体104减小射频信号线回流路径，从而避免第二信号线103的线宽过宽，避免第二信号线103占据第六层14过多的面积，使得第一电路板10上的布线能够更加紧凑。

一实施例中，第二屏蔽体104可以为金属线，例如第二屏蔽体104可以为带状线。另一实施例中，第二屏蔽体104可以为金属层，例如第一屏蔽体102可以为铜皮。

一实施例中，请参见图9，第一电路板10包括多个间隔设置于第二屏蔽体104上的第二地孔10b。利用第二地孔10b使得第二屏蔽体104能够更好地屏蔽干扰。

另一实施例中，射频测试盘90、以及第一同轴电缆连接器70均位于第一层11背离第二层12的表面，射频测试盘90、以及第一同轴电缆连接器70均位于第一屏蔽区域102a内，射频测试盘90在第二层12的投影、以及第一同轴电缆连接器70在第二层12的投影均位于第一挖空区域12a内。也就是说，射频测试盘90、第一同轴电缆连接器70、第一π形滤波器50均位于第一层11背离第二层12的表面，射频测试盘90、第一同轴电缆连接器70对应的焊盘、第一π形滤波器50对应的焊盘之间均设置有第一信号线101，以实现上述三个电子元器件之间的电连接。

一实施例中，请参见图4、图10和图11，为便于展示第二π形滤波器60对应的焊盘，图10中以虚线框的形式展示出了第二π形滤波器60，第二电路板30包括依次叠置的第七层31、第八层32以及第九层，第二射频线路包括第三信号线301、第三屏蔽体302以及第三参考线，第三信号线301、第三屏蔽体302、连接件40、以及第二π形滤波器60均位于第七层31背离第八层32的表面，第三参考线位于第九层背离第八层32的表面，第三屏蔽体302围设形成第三屏蔽区域302a，第三信号线301、第二π形滤波器60、以及连接件40均位于第三屏蔽区域302a内，第八层32的部分挖空以形成第三挖空区域32a，第三信号线301在第八层32的投影、连接件40在第八层32的投影、以及第二π形滤波器60在第八层32的投影均位于第三挖空区域32a内。

第三信号线301是射频信号的传输路径，第三参考线是射频信号的回流路径，第八层32的部分挖空以形成第三挖空区域32a，第三信号线301参考位于第九层上的第三参考线，实现第三信号线301和第三参考线之间隔层参考，可以增大第三信号线301的线宽，减少第二电路板30上的导体损耗，以便实现射频链路阻抗匹配。优选地，第三信号线301的线宽可以与其连接的焊盘的宽度大致相同，如此，能够避免射频信号传输路径上的阻抗突变、阻抗不连续等现象，从而保证射频信号的传输质量，能够减少射频链路的能量损耗，第三信号线301的线宽较宽则受刻蚀工艺影响较小，产品良率更高。连接件40在第八层32的投影、第二π形滤波器60在第八层32的投影位于第三挖空区域32a内，以便连接件40对应的焊盘、第二π形滤波器60对应的焊盘的尺寸与第三信号线301线宽大致相同。第三屏蔽体302围设形成第三屏蔽区域302a，第三信号线301、第二π形滤波器60、以及连接件40均位于第三屏蔽区域302a内，也就是说，采用共面阻抗的设计，利用第三屏蔽体302减小射频信号线回流路径，从而能够避免第三信号线301的线宽过宽，避免第三信号线301占据第七层31过多的面积，使得第二电路板30上的布线能够更加紧凑。

一实施例中，第三屏蔽体302可以为金属线，例如第三屏蔽体302可以为带状线。另一实施例中，第三屏蔽体302可以为金属层，例如第三屏蔽体302可以为铜皮。

具体的，第二π形滤波器60、以及连接件40之间通过第三信号线301电连接。

一实施例中，请参见图11，第二电路板30包括多个间隔设置于第三屏蔽体302上的第三地孔30a。利用第三地孔30a使得第三屏蔽体302能够更好地屏蔽干扰。

一实施例中，请参见图5、图12和图13，为便于展示第二同轴电缆连接器80对应的焊盘，图12中以虚线框的形式展示出了第二同轴电缆连接器80，第二电路板30包括依次叠置的第十层、第十一层33以及第十二层34，第十层位于第九层背离第八层32的表面，第二射频线路包括第四信号线303、第四屏蔽体304以及第四参考线，第十一层33的部分挖空以形成第四挖空区域33a，第四信号线303、第四屏蔽体304、以及第二同轴电缆连接器80均位于第十二层34背离第十一层33的表面，第四参考线位于第十层背离第十一层33的表面，第四屏蔽体304围设形成第四屏蔽区域304a，第四信号线303和第二同轴电缆连接器80均位于第四屏蔽区域304a内，第四信号线303在第十一层33的投影、以及第二同轴电缆连接器80在第十一层33的投影均位于第四挖空区域33a内。

第四信号线303是射频信号的传输路径，第四参考线是射频信号的回流路径，第十一层33的部分挖空以形成第四挖空区域33a，第四信号线303参考位于第十层上的第四参考线，实现第四信号线303和第四参考线之间隔层参考，可以增大第四信号线303的线宽，减少第二电路板30上的导体损耗，以便实现射频链路阻抗匹配。优选地，第四信号线303的线宽可以与其连接的焊盘的宽度大致相同，如此，能够避免射频信号传输路径上的阻抗突变、阻抗不连续等现象，从而保证射频信号的传输质量，能够减少射频链路的能量损耗，第四信号线303的线宽较宽则受刻蚀工艺影响较小，产品良率更高。第二同轴电缆连接器80在第十一层33的投影均位于第四挖空区域33a内，以便第二同轴电缆连接器80对应的焊盘的尺寸与第四信号线303线宽大致相同。第三屏蔽体302围设形成第四屏蔽区域304a，第四信号线303和第二同轴电缆连接器80均位于第四屏蔽区域304a内，也就是说，采用共面阻抗的设计，利用第四屏蔽体304减小射频信号线回流路径，从而能够避免第四信号线303的线宽过宽，避免第四信号线303占据第十二层34过多的面积，使得第二电路板30上的布线能够更加紧凑。

一实施例中，请参见图13，第二电路板30包括多个间隔设置于第四屏蔽体304上的第四地孔30b。利用第四地孔30b使得第四屏蔽体304能够更好地屏蔽干扰。

一实施例中，第二同轴电缆连接器80位于第七层31背离第八层32的表面，第二同轴电缆连接器80位于第三屏蔽区域302a内，第二同轴电缆连接器80在第八层32的投影位于第三挖空区域32a内。也就是说，连接件40、第二同轴电缆连接器80、第二π形滤波器60均位于第七层31背离第八层32的表面，连接件40、第二同轴电缆连接器80对应的焊盘、第二π形滤波器60对应的焊盘之间均设置有第三信号线301，以实现上述三个电子元器件之间的电连接。

一实施例中，请参见图5，射频测试盘90在第一电路板10上的投影形状呈圆形，圆形的射频测试盘90的直径为0.4mm～1.0mm。示例性的，射频测试盘90的直径可以为0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm或1.0mm等等。射频测试盘90的尺寸适中，便于测试探针与射频测试盘90接触。

另一些实施例中，射频测试盘90在第一电路板10上的投影形状也可以为多边形或椭圆形等等，多边形可以为四边形、五边形或六边形等等，射频测试盘90在第一电路板10上的投影形状不限。

一实施例中，请参见图1，连接件40为弹片或弹簧针，天线朝向连接件40的表面的部分与连接件40抵压接触。也就是说，利用弹片或弹簧针恢复弹性形变的恢复力，天线朝向连接件40的表面的部分能够与连接件40紧密接触，使得连接件40与天线之间保持良好的电连接。

一实施例中，射频收发器20为蓝牙收发器。也就是说，射频信号的频段为2400至2483.5MHz，耳机可以通过天线与其他电子设备进行蓝牙配对，实现信号传输。示例性的，耳机可以与一个电子设备进行蓝牙配对，耳机也可以与多个电子设备进行蓝牙配对。

需要说明的是，本申请实施例中的多个是指数量为两个以及两个以上。

通常一套耳机包括两个耳机，其中一个用于左耳，其中另一个用于右耳，本申请实施例的耳机可以为无线耳机，示例性的，本申请实施例的耳机可以为真无线立体声(TrueWireless Stereo，TWS)耳机。一套真无线立体声耳机的左耳用耳机和右耳用耳机可以通过射频信号(例如蓝牙信号)与其他设备进行配对，从而通过射频信号(例如蓝牙信号)传输数据。

一实施例中，请参见图1，射频收发器20集成于系统芯片上。系统芯片(System ona Chip，SoC)可以集成处理器、存储器等等多个功能模块，集成度较高，处理器可以产生电信号(例如射频信号)并处理所接收的电信号，存储器可以用于存储数据，因此，将系统芯片设置于第一电路板10上，充分利用了耳塞部100内的容纳空间。

一实施例中，请参见图2和图4，第一电路板具有保留区域10c，保留区域10c用于设置声表面波滤波器或替换电阻，第一射频线路与位于保留区域10c内的声表面波滤波器或替换电阻电连接。声表面波(Surface Acoustic Wave)滤波器用于进一步滤除射频信号中的噪声和/或谐波，以便保持射频信号的传输质量。通常需要根据后续调试结果来确定是否需要增加声表面波滤波器，而这种情况下，若原来的第一电路板版图设计已经设计了声表面波滤波器，测试结果却不需要的话，则需要修改原来的第一电路板的版图设计；反之亦然，耗时耗力，设计周期较长。本申请实施例通过在第一电路板上设置保留区域10c，只需要根据测试结果的需求选择在保留区域10c设置声表面波滤波器或替换电阻，避免对已经设计完成的第一电路板进行改版设计，能够有效缩短设计周期，降低设计成本。示例性的，实际调试中，如果射频信号的性能较为优良不需要使用声表面波滤波器时，则可以将替换电阻设置于保留区域内，射频信号传输过程中经过替换电阻；如果需要增加声表面波滤波器来提高射频信号的传输质量，则可以将声表面波滤波器设置于保留区域内，射频信号传输过程中经过声表面波滤波器进一步滤波。

一些实施例中，耳机通常还可以包括其他部件，示例性的，耳机包括位于耳塞部100内的扬声器，耳塞部100通常部分容置于耳朵内，便于位于耳塞部100内的扬声器将声波传递至耳朵。一些实施例中，耳机还可以包括电池，电池可以给第一电路板10、第二电路板30以及上述两个电路板上的电子元器件供电。电池可以为可充电电池，耳机可以包括用于与外部充电器接触的触点，触点与外部充电器接触以便给耳机的电池充电。示例性的，外部充电器可以为耳机充电盒。一些实施例中，耳机还可以包括麦克风，麦克风可以用于采集声波，以便用户进行语音沟通等等。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不仅限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种耳机，其特征在于，具有耳塞部和杆部，所述耳机包括：

第一电路板，设于所述耳塞部内，所述第一电路板上设有第一射频线路；

射频收发器，设于所述第一电路板上，所述射频收发器与所述第一射频线路电连接；

第二电路板，设于所述杆部内，所述第二电路板上设有第二射频线路；

连接线，用于电连接所述第一射频线电路和所述第二射频线路；

天线，设于所述杆部内；以及

连接件，用于电连接所述天线和所述第二射频线路。

2.根据权利要求1所述的耳机，其特征在于，所述耳机包括位于所述第一电路板上的第一π形滤波器、以及位于所述第二电路板上的第二π形滤波器，所述第一π形滤波器与所述第一射频线路电连接，所述第二π形滤波器与所述第二射频线路电连接。

3.根据权利要求2所述的耳机，其特征在于，所述连接线为同轴电缆，所述连接线的两端均具有连接端子，所述耳机包括位于所述第一电路板的第一同轴电缆连接器、以及位于所述第二电路板的第二同轴电缆连接器，其中一个所述连接端子与所述第一同轴电缆连接器连接，其中另一个所述连接端子与所述第二同轴电缆连接器插接，所述第一同轴电缆连接器与所述第一射频线路电连接，所述第二同轴电缆连接器与所述第二射频线路电连接。

4.根据权利要求3所述的耳机，其特征在于，所述耳机包括位于所述第一电路板的射频测试盘，所述射频测试盘与所述第一射频线路电连接。

5.根据权利要求4所述的耳机，其特征在于，所述第一电路板包括依次叠置的第一层、第二层以及第三层，所述第一射频线路包括第一信号线、第一屏蔽体以及第一参考线，所述第一信号线和所述第一屏蔽体均位于所述第一层背离所述第二层的表面，所述第一参考线位于所述第三层背离所述第二层的表面，所述第一屏蔽体围设形成第一屏蔽区域，所述第一信号线和所述第一π形滤波器均位于所述第一屏蔽区域内，所述第二层的部分挖空以形成第一挖空区域，所述第一信号线在所述第二层的投影、以及所述第一π形滤波器在所述第二层的投影均位于所述第一挖空区域内。

6.根据权利要求5所述的耳机，其特征在于，所述第一电路板包括多个间隔设置于所述第一屏蔽体上的第一地孔。

7.根据权利要求5所述的耳机，其特征在于，所述第一电路板包括依次叠置的第四层、第五层以及第六层，所述第一射频线路包括第二信号线、第二屏蔽体以及第二参考线，所述第四层位于所述第三层背离所述第二层的表面，所述第二信号线、所述第二屏蔽体、所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第六层背离所述第五层的表面，所述第二参考线位于所述第四层背离所述第五层的表面，所述第二屏蔽体围设形成第二屏蔽区域，所述第五层的部分挖空以形成第二挖空区域，所述第二信号线、所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第二屏蔽区域内，所述第二信号线在所述第五层的投影、所述射频测试盘在所述第五层的投影、以及所述第一同轴电缆连接器在所述第五层的投影均位于所述第二挖空区域内。

8.根据权利要求7所述的耳机，其特征在于，所述第一电路板包括多个间隔设置于所述第二屏蔽体上的第二地孔。

9.根据权利要求5所述的耳机，其特征在于，所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第一层背离所述第二层的表面，所述射频测试盘、以及所述第一同轴电缆连接器均位于所述第一屏蔽区域内，所述射频测试盘在所述第二层的投影、以及所述第一同轴电缆连接器在所述第二层的投影均位于所述第一挖空区域内。

10.根据权利要求3所述的耳机，其特征在于，所述第二电路板包括依次叠置的第七层、第八层以及第九层，所述第二射频线路包括第三信号线、第三屏蔽体以及第三参考线，所述第三信号线、所述第三屏蔽体、所述连接件、以及所述第二π形滤波器均位于所述第七层背离所述第八层的表面，所述第三参考线位于所述第九层背离所述第八层的表面，所述第三屏蔽体围设形成第三屏蔽区域，所述第三信号线、所述第二π形滤波器、以及所述连接件均位于所述第三屏蔽区域内，所述第八层的部分挖空以形成第三挖空区域，所述第三信号线在所述第八层的投影、所述连接件在所述第八层的投影、以及所述第二π形滤波器在所述第八层的投影均位于所述第三挖空区域内。

11.根据权利要求10所述的耳机，其特征在于，所述第二电路板包括多个间隔设置于所述第三屏蔽体上的第三地孔。

12.根据权利要求10所述的耳机，其特征在于，所述第二电路板包括依次叠置的第十层、第十一层以及第十二层，所述第十层位于所述第九层背离所述第八层的表面，所述第二射频线路包括第四信号线、第四屏蔽体以及第四参考线，所述第十一层的部分挖空以形成第四挖空区域，所述第四信号线、所述第四屏蔽体、以及所述第二同轴电缆连接器均位于所述第十二层背离所述第十一层的表面，所述第四参考线位于所述第十层背离所述第十一层的表面，所述第四屏蔽体围设形成第四屏蔽区域，所述第四信号线和所述第二同轴电缆连接器均位于所述第四屏蔽区域内，所述第四信号线在所述第十一层的投影、以及所述第二同轴电缆连接器在所述第十一层的投影均位于所述第四挖空区域内。

13.根据权利要求12所述的耳机，其特征在于，所述第二电路板包括多个间隔设置于所述第四屏蔽体上的第四地孔。

14.根据权利要求10所述的耳机，其特征在于，所述第二同轴电缆连接器位于所述第七层背离所述第八层的表面，所述第二同轴电缆连接器位于所述第三屏蔽区域内，所述第二同轴电缆连接器在所述第八层的投影位于所述第三挖空区域内。

15.根据权利要求4所述的耳机，其特征在于，所述射频测试盘在所述第一电路板上的投影形状呈圆形，圆形的所述射频测试盘的直径为0.4mm～1.0mm。

16.根据权利要求1～15任意一项所述的耳机，其特征在于，所述连接件为弹片或弹簧针，所述天线朝向所述连接件的表面的部分与所述连接件抵压接触；

和/或，所述射频收发器为蓝牙收发器；

和/或，所述射频收发器集成于系统芯片上，所述系统芯片设于所述第一电路板上。

Images