CN213585575U - 一种能实现百分百占空比的dc-dc变换器 - Google Patents

Abstract

本实用新型公开了一种能实现百分百占空比的DC‑DC变换器，包括控制IC和变换电路，控制IC的OUTPUT脚与变换电路连接，还包括输入端与控制IC的COMP脚连接，输出端与控制IC的RT/CT脚连接的占空比控制电路，占空比控制电路用于将来自COMP脚的控制IC的输出电压与预设的电压阈值进行比较，当控制IC的输出电压高于电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给变换电路，以使变换电路输出100％占空比的PWM波形，本实用新型中的DC‑DC变换器，能有效的解决系统开关损耗大、输出纹波大等问题，且扩宽系统的输入电压范围，且能减少系统体积，提高效率。

Description

一种能实现百分百占空比的DC-DC变换器

技术领域

本实用新型涉及DC-DC(Direct current-Direct current converter，电压变换器)变换器的制造技术领域，具体涉及一种能实现百分百占空比的DC-DC变换器。

背景技术

BUCK电路作为一种常用的DC-DC变换器，其峰值电流控制方法已得到广泛使用，如图1显示了峰值电流型的BUCK(降压式变换电路)变换器控制框图。Vout为变换器输出电压，连接到误差放大器的反相输入端，通过与基准电压进行比较输出误差放大信号Verror，然后与电流采用信号Vsense经过PWM(Pulse width modulation，脉冲宽度调制)比较器，最终输出占空比为D的PWM波。峰值电流型控制方法是一种双环控制系统，不仅能够输出稳定的电压，它还能够时刻校正输入电压偏差，而不会影响误差放大器的动态性能；同时能够实时检测开关管电流，防止其因过流失效。

对于目前已有的峰值型控制芯片，其最大占空比往往不能达到100％,一般最大95％，同时因为最小死区时间的限制(由定时电容的大小确定)，实际工作最大占空比约为90％或者更小。而实际却有这方面的相关需求，例如当输入电压范围较宽时，为了减少开关损耗和输出电压纹波，在较低输入电压时，此时需要输出100％占空比的PWM波，因此，如何实现输出100％占空比的PWM波已成为本领域技术亟待解决的技术问题。

实用新型内容

本实用新型提供了一种能实现百分百占空比的DC-DC变换器，用于的解决现有的DC-DC变换器不能输出100％占空比的PWM波的技术问题。

为解决上述技术问题，本实用新型提出的技术方案为：

一种能实现百分百占空比的DC-DC变换器，包括控制IC(控制芯片)和变换电路，控制IC的OUTPUT脚(控制IC的输出端)与变换电路连接，还包括输入端与控制IC的COMP脚(控制IC内部误差放大器的输出端)连接、输出端与控制IC的RT/CT脚(控制IC的守时端，锯齿波振动器外接守时电容C和守时电阻R的公共端)连接的占空比控制电路，占空比控制电路用于将来自COMP脚的控制IC的输出电压与预设的电压阈值进行比较，当控制IC的输出电压高于电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给变换电路，以使变换电路输出100％占空比的PWM波形。

优选的，占空比控制电路包括电压阈值生成电路、比较电路以及开关电路，电压阈值生成电路的输入端与控制IC的VREF脚(控制IC的基准电压输出端)连接，电压阈值生成电路的输入端与比较电路的第一输入端连接，比较电路的第二输入端与控制IC的COMP脚连接，比较电路的输出端与开关电路的输入端连接，开关电路的输出端与控制IC的RT/CT脚连接，控制IC的VREF脚输出的基准电压流经电压阈值生成电路，经电压阈值生成电路分流生成电压阈值后流入至比较电路中，比较电路将控制IC的COMP脚输送来的输出电压与电压阈值进行比较，当控制IC的输出电压高于电压阈值时，输出高电平给开关电路，开关电路将高电平转换为低电平输入给控制IC的RT/CT脚。

优选的，电压阈值生成电路包括：第一电阻R1和第一RC并联电路，第一电阻R1的第一端与控制IC的VREF脚连接，第二端与第一RC并联电路的输入端和比较电路的第一输入端连接，第一RC并联电路的输入端接地。

优选的，比较电路包括第二电阻R2、第二RC并联电路以及第一比较器U1，第二电阻R2的第一端与控制IC的COMP脚连接，第二电阻R2的第二端分别与第二RC并联电路的输入端、比较电路的正输入端连接，第二RC并联电路的输出端接地，第一比较器U1的负输入端与第一电阻R1的第二端连接，第一比较器U1的输出端与开关电路的输入端连接。

优选的，开关电路包括第三电阻R3、第三RC并联电路、NPN三极管Q1(由两块N型半导体中间夹着一块P型半导体所组成的三极管)以及第四电阻R4，第三电阻R3的第一端与第一比较器U1的输出端连接，第三电阻R3的第二端与分别与第三RC并联电路的输入端、NPN三极管Q1的基极连接，NPN三极管Q1的发射极还与第三RC并联电路输出端连接，第三RC并联电路输出端还接地，NPN三极管Q1的集电极还通过第四电阻R4与控制IC的RT/CT脚连接。

优选的，还包括解锁电路，解锁电路包括第二比较器U2、第四RC并联电路、第五RC并联电路以及第五电阻R5、第六电阻R6以及第七电阻R7，控制IC的VREF脚与第五电阻R5的第一端连接，第五电阻R5的第二端分别与第四RC并联电路的输入端、第二比较器U2的负输入端连接，第四RC并联电路的输出端接地，控制IC的OUTPUT脚与第六电阻R6的第一端连接，第六电阻R6的第二端分别与第五RC并联电路的输入端、第二比较器U2的正输入端连接，第五RC并联电路的输出端接地，第二比较器U2的输出端还分别与第三电阻R3的第一端、第七电阻R7的第一端连接，第七电阻R7的第二端接地。

优选的，变换电路为BUCK变换电路，控制IC的OUTPUT脚与BUCK变换电路中MOS管(Metal-Oxide-Semiconductor，场效应管)的栅极连接。

本实用新型具有以下有益效果：

1、本实用新型中的DC-DC变换器，通过占空比控制电路用于将控制IC的输出电压与预设的电压阈值进行比较，当所述控制IC的输出电压高于所述电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给所述变换电路，以使变换电路输出100％占空比的PWM波形，能有效的解决系统开关损耗大、输出纹波大等问题，且扩宽系统的输入电压范围，且能减少系统体积，提高效率；

2、在优选方案中，还增加了解锁电路，能保证系统发生过流保护后，系统能正常解锁以保证正常输出。

除了上面所描述的目的、特征和优点之外，本实用新型还有其它的目的、特征和优点。下面将参照附图，对本实用新型作进一步详细的说明。

附图说明

构成本申请的一部分的附图用来提供对本实用新型的进一步理解，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是本实用新型中的一种能实现百分百占空比的DC-DC变换器的电路图；

图2是本实用新型优选实施例中的一种能实现百分百占空比的DC-DC变换器的电路图；

图3是现有的DC-DC变换器输出的占空比小于100％的仿真波形；

图4是本实用新型优选实施例中的DC-DC变换器输出的占空比为100％的仿真波形；

图5是本实用新型优选实施例中的DC-DC变换器过流保护时能正常解锁的仿真波形。

具体实施方式

以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。

实施例一：

如图1所示,本实用新型公开了一种能实现百分百占空比的DC-DC变换器，包括控制IC和变换电路，控制IC的OUTPUT脚与变换电路连接，还包括输入端与控制IC的COMP脚连接，输出端与控制IC的RT/CT脚连接的占空比控制电路20，占空比控制电路20用于将来自COMP脚的控制IC的输出电压与预设的电压阈值进行比较，当控制IC的输出电压高于电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给变换电路，以使变换电路输出100％占空比的PWM波形。

本实用新型中的DC-DC变换器，通过占空比控制电路20将来自COMP脚的控制IC的输出电压与预设的电压阈值进行比较，当控制IC的输出电压高于电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给变换电路，以使变换电路输出100％占空比的PWM波形，能有效的解决、系统开关损耗大、输出纹波大等问题，且扩宽、系统的输入电压范围，且能减少系统体积，提高效率。

实施例二：

实施例二是实施例的拓展实施例，其与实施例一的不同之处在于，对于能实现百分百占空比的DC-DC变换器的结构和功能进行了细化：

在本实施例中，如图2所示，公开了一种能实现百分百占空比的DC-DC变换器，包括BUCK变换器10、占空比控制电路20以及解锁电路30，其中，BUCK变换器10包括控制IC和变换电路，占空比控制电路20包括电压电压阈值生成电路、比较电路以及开关电路。

电压阈值生成电路包括：第一电阻R1和第一RC并联电路，第一电阻R1的第一端与控制IC的VREF脚连接，第二端与第一RC并联电路的输入端和比较电路的第一输入端连接，第一RC并联电路的输入端接地。

比较电路包括第二电阻R2、第二RC并联电路以及第一比较器U1，第二电阻R2的第一端与控制IC的COMP脚连接，第二电阻R2的第二端分别与第二RC并联电路的输入端、比较电路的正输入端连接，第二RC并联电路的输出端接地，第一比较器U1的负输入端与第一电阻R1的第二端连接，第一比较器U1的输出端与开关电路的输入端连接。

开关电路包括第三电阻R3、第三RC并联电路、NPN三极管Q1以及第四电阻R4，第三电阻R3的第一端与第一比较器U1的输出端连接，第三电阻R3的第二端与分别与第三RC并联电路的输入端、NPN三极管Q1的基极连接，NPN三极管Q1的发射极还与第三RC并联电路的输出端连接，第三RC并联电路输出端还接地，NPN三极管Q1的集电极还通过第四电阻R4与控制IC的RT/CT脚连接。

解锁电路30包括第二比较器U2、第四RC并联电路、第五RC并联电路、第五电阻R5、第六电阻R6以及第七电阻R7，控制IC的VREF脚与第五电阻R5的第一端连接，第五电阻R5的第二端分别与第四RC并联电路的输入端、第二比较器U2的负输入端连接，第四RC并联电路的输出端接地，控制IC的OUTPUT脚分别与变换电路、第六电阻R6的第一端连接，第六电阻R6的第二端分别与第五RC并联电路的输入端、第二比较器U2的正输入端连接，第五RC并联电路的输出端接地，第二比较器U2的输出端还分别与第三电阻R3的第一端、第七电阻R7的第一端连接，第七电阻R7的第二端接地。

变换电路为BUCK变换电路，包括电源组件、MOS管、二极管D1、电导L₁、电容C1、负载R8以及采样电阻R9，其中，电源组件的正极连接与MOS管的漏极连接，MOS管的栅极连接控制IC的OUTPUT脚，MOS管的源极与电导L₁的第一端连接、电导L₁的第二端通过负载R8与采样电阻R9的第一端连接，采样电阻R9的第二端与电源组件的负极连接，二极管D1的负极与电导L₁的第一端连接，二极管D1的正极与采样电阻R9的第一端连接，电容C1与负载R8并联。

其中，在图2中BUCK变换电路中，Vin是输入电压，Vo是输出电压、MOS管、电导L1、电容C1以及二极管D1组成其主功率回路，R1是负载，R2是电流采样电阻，控制IC是峰值电流型PWM控制芯片，Vo＝D*Vin，其中D为变换器的占空比，D的理论取最大值100％，实际电路则最大约为90％，当D为1时，输出电压等于输入电压。

在本实施例中，DC-DC变换器的工作流程为：

控制IC的电压误差放大器通过COMP脚输出电压，该输出电压通过第二电阻R2输入到第一比较器U1的正输入端，第一比较器U1的负输入端输入一个电压阈值，这个电压阈值是由控制IC的VREF脚通过电压阈值生成电路分压获得。当第一比较器U1的正输入信号大于其电压阈值时，第一比较器U1输出高电平，高电平会使NPN三极管Q1导通，从而使得NPN三极管Q1输出低电平，而NPN三极管Q1通过第四电阻R4与控制IC的RT/CT脚相连，所以控制IC的RT/CT脚为低电平，控制IC会输出一个持续的高电平驱动信号，此时占空比D则为100％。相反，当第一比较器U1的正输入信号小于其电压阈值时，第一比较器U1输出低电平，使NPN三极管Q1截止，该电路不起作用。然而当变换器发生过流保护时，控制IC的OUTPUT脚会输出低电平，使得变换器停止输出。第二比较器U2的正输入端通过第六电阻R6连接到控制IC的PWM输出脚(即OUTPUT脚)，第二比较器U2的负输入端为一个电压阈值，该电压由控制IC(型号UC3842)的VREF脚产生，第二比较器U2的输出端和第一比较器U1的输出端接在一起。正常工作情况下，第二比较器U2的正输入端高于其负输入端，第二比较器U2输出高电平，该解锁电路30不起作用；当BUCK变换器10过流保护时，控制IC的OUTPUT脚输出会由高电平变为低电平，此时第二比较器U2会输出低电平，从而使得变换器恢复正常工作。

图3为现有的DC-DC变换器输出的仿真波形，从图中可以看出，输入电压为48V，BUCK变换器10的输出电压设定值为52V，变换电路的实际输出电压45.6V，占空比约为94.5％，小于100％。

图4是本实用新型中的DC-DC变换器输出的仿真波形，从图中可以看出，变换电路的输出电压等于变换电路的输入电压，占空比D＝1，图中的占空比D一直为高电平。实验表明增加该电路后可使占空比达到100％。

图5是增加了解锁电路30的仿真波形，从图中可以看出，当发生过流保护时，Isense(控制IC的电流传感端)电压为1V，驱动D也为低电平，当过流信号消失时(Isense电压低于1V)，驱动一直为高电平，输出电压等于输入电压。

综上可知，本实用新型中的DC-DC变换器，通过占空比控制电路20用于将来自COMP脚的控制IC的输出电压与预设的电压阈值进行比较，当控制IC的输出电压高于电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给变换电路，以使变换电路输出100％占空比的PWM波形，能有效的解决系统开关损耗大、输出纹波大等问题，且扩宽系统的输入电压范围，且能减少系统体积，提高效率；

在优选方案中，还增加了解锁电路30，能保证系统发生过流保护后，系统能正常解锁以保证正常输出。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种能实现百分百占空比的DC-DC变换器，包括控制IC和变换电路，所述控制IC的OUTPUT脚与所述变换电路连接，其特征在于，还包括输入端与控制IC的COMP脚连接、输出端与所述控制IC的RT/CT脚连接的占空比控制电路，所述占空比控制电路用于将来自COMP脚的控制IC的输出电压与预设的电压阈值进行比较，当所述控制IC的输出电压高于所述电压阈值时，输出低电平给控制IC的RT/CT脚，进而使控制IC持续输出高电平给所述变换电路，以使变换电路输出100％占空比的PWM波形。

2.根据权利要求1所述的能实现百分百占空比的DC-DC变换器，其特征在于，所述占空比控制电路包括电压阈值生成电路、比较电路以及开关电路，所述电压阈值生成电路的输入端与所述控制IC的VREF脚连接，所述电压阈值生成电路的输入端与所述比较电路的第一输入端连接，所述比较电路的第二输入端与所述控制IC的COMP脚连接，所述比较电路的输出端与所述开关电路的输入端连接，所述开关电路的输出端与所述控制IC的RT/CT脚连接，控制IC的VREF脚输出的基准电压流经所述电压阈值生成电路，经电压阈值生成电路分流生成电压阈值后流入至比较电路中，比较电路将控制IC的COMP脚输送来的输出电压与所述电压阈值进行比较，当所述控制IC的输出电压高于所述电压阈值时，输出高电平给所述开关电路，所述开关电路将所述高电平切换为低电平输出给所述控制IC的RT/CT脚。

3.根据权利要求2所述的能实现百分百占空比的DC-DC变换器，其特征在于，所述电压阈值生成电路包括：第一电阻R1和第一RC并联电路，所述第一电阻R1的第一端与所述控制IC的VREF脚连接，第二端与所述第一RC并联电路的输入端和比较电路的第一输入端连接，所述第一RC并联电路的输入端接地。

4.根据权利要求3所述的能实现百分百占空比的DC-DC变换器，其特征在于，所述比较电路包括第二电阻R2、第二RC并联电路以及第一比较器U1，所述第二电阻R2的第一端与所述控制IC的COMP脚连接，所述第二电阻R2的第二端分别与所述第二RC并联电路的输入端、比较电路的正输入端连接，所述第二RC并联电路的输出端接地，所述第一比较器U1的负输入端与所述第一电阻R1的第二端连接，所述第一比较器U1的输出端与所述开关电路的输入端连接。

5.根据权利要求4所述的能实现百分百占空比的DC-DC变换器，其特征在于，所述开关电路包括第三电阻R3、第三RC并联电路、NPN三极管Q1以及第四电阻R4，所述第三电阻R3的第一端与所述第一比较器U1的输出端连接，所述第三电阻R3的第二端与分别与所述第三RC并联电路的输入端、所述NPN三极管Q1的基极连接，所述NPN三极管Q1的发射极还与所述第三RC并联电路输出端连接，所述第三RC并联电路输出端还接地，所述NPN三极管Q1的集电极还通过第四电阻R4与所述控制IC的RT/CT脚连接。

6.根据权利要求5所述的能实现百分百占空比的DC-DC变换器，其特征在于，还包括解锁电路，所述解锁电路包括第二比较器U2、第四RC并联电路、第五RC并联电路以及第五电阻R5、第六电阻R6以及第七电阻R7，所述控制IC的VREF脚与所述第五电阻R5的第一端连接，所述第五电阻R5的第二端分别与所述第四RC并联电路的输入端、第二比较器U2的负输入端连接，所述第四RC并联电路的输出端接地，所述控制IC的OUTPUT脚与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第五RC并联电路的输入端、第二比较器U2的正输入端连接，所述第五RC并联电路的输出端接地，所述第二比较器U2的输出端还分别与所述第三电阻R3的第一端、第七电阻R7的第一端连接，所述第七电阻R7的第二端接地。

7.根据权利要求6所述的能实现百分百占空比的DC-DC变换器，其特征在于，所述变换电路为BUCK变换电路，所述控制IC的OUTPUT脚与所述BUCK变换电路中MOS管的栅极连接。

Images