CN213546320U - 高性能绝缘栅双极型晶体管器件 - Google Patents
高性能绝缘栅双极型晶体管器件 Download PDFInfo
- Publication number
- CN213546320U CN213546320U CN202022423674.6U CN202022423674U CN213546320U CN 213546320 U CN213546320 U CN 213546320U CN 202022423674 U CN202022423674 U CN 202022423674U CN 213546320 U CN213546320 U CN 213546320U
- Authority
- CN
- China
- Prior art keywords
- type
- doped
- layer
- source region
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本实用新型公开一种高性能绝缘栅双极型晶体管器件，包括：P型掺杂阱层、轻掺杂N型漂移层、轻掺杂N型缓冲层和重掺杂P型集电区层；位于第一沟槽、第二沟槽之间且在P型掺杂阱层上部沿水平方向设置有重掺杂P型源极区、重掺杂N型源极区，所述重掺杂P型源极区位于第二沟槽的周边，所述重掺杂N型源极区位于第一沟槽的周边，所述重掺杂N型源极区与重掺杂P型源极区的宽度相同；P型掺杂阱层中部和上部分别设置有N型掺杂阱层、P型掺杂基区层，所述重掺杂P型源极区、重掺杂N型源极区均位于P型掺杂基区层的上。本实用新型高性能绝缘栅双极型晶体管器件实现了非常低的导通电压和更快开启，使器件能更快速关断，从而降低功耗。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种高性能绝缘栅双极型晶体管器件。
背景技术
绝缘栅双极型晶体管是是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
发明内容
本实用新型的目的是提供一种高性能绝缘栅双极型晶体管器件，该高性能绝缘栅双极型晶体管器件在器件导通状态下，实现了非常低的导通电压和更快开启，在器件断开状态下，使器件能更快速关断，从而降低功耗。
为达到上述目的，本实用新型采用的技术方案是：一种高性能绝缘栅双极型晶体管器件，包括：位于轻掺杂N型硅片本体上部的P型掺杂阱层、位于轻掺杂N型硅片本体中部的轻掺杂N型漂移层、位于轻掺杂N型硅片本体中下部的轻掺杂N型缓冲层和位于轻掺杂N型硅片本体下部的重掺杂P型集电区层；
位于P型掺杂阱层中且间隔设置的第一沟槽、第二沟槽延伸至轻掺杂N型漂移层内，所述第一沟槽、第二沟槽内分别具有第一栅极部、第二栅极部，此第一栅极部、第二栅极部与第一沟槽、第二沟槽之间分别通过第一栅氧化硅层、第二栅氧化硅层隔离；
位于第一沟槽、第二沟槽之间且在P型掺杂阱层上部沿水平方向设置有重掺杂P型源极区、重掺杂N型源极区，所述重掺杂P型源极区位于第二沟槽的周边，所述重掺杂N型源极区位于第一沟槽的周边，所述重掺杂N型源极区与重掺杂P型源极区的宽度相同；
所述P型掺杂阱层中部和上部分别设置有N型掺杂阱层、P型掺杂基区层，所述重掺杂P型源极区、重掺杂N型源极区均位于P型掺杂基区层的上部；
所述重掺杂P型集电区层与轻掺杂N型缓冲层相背的表面覆盖有一集电极层，一发射极层覆盖于重掺杂P型源极区、重掺杂N型源极区上表面，一第一栅电极层、第二栅电极层分别位于第一栅极部、第二栅极部上表面。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述P型掺杂阱层与重掺杂P型源极区、重掺杂N型源极区深度比为10：1~3。
2. 上述方案中，所述第一栅氧化硅层、第二栅氧化硅层均为氧化硅层。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
本实用新型高性能绝缘栅双极型晶体管器件，其位于第一沟槽、第二沟槽之间且在P型掺杂阱层上部沿水平方向设置有重掺杂P型源极区、重掺杂N型源极区，所述重掺杂P型源极区位于第二沟槽的周边，所述重掺杂N型源极区位于第一沟槽的周边，所述重掺杂N型源极区与重掺杂P型源极区的宽度相同，在器件导通状态下，实现了非常低的导通电压和更快开启，在器件断开状态下，使器件能更快速关断，从而降低功耗。
附图说明
附图1为本实用新型高性能绝缘栅双极型晶体管器件的结构示意图。
以上附图中：1、轻掺杂N型硅片本体；2、P型掺杂阱层；3、轻掺杂N型漂移层；4、轻掺杂N型缓冲层；5、重掺杂P型集电区层；6、第一沟槽；7、第二沟槽；8、第一栅极部；9、第二栅极部；10、第一栅氧化硅层；11、第二栅氧化硅层；12、N型掺杂阱层；13、P型掺杂基区层；14、重掺杂P型源极区；15、重掺杂N型源极区；16、集电极层；17、发射极层；18、第一栅电极层；19、第二栅电极层。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种高性能绝缘栅双极型晶体管器件，包括：位于轻掺杂N型硅片本体1上部的P型掺杂阱层2、位于轻掺杂N型硅片本体1中部的轻掺杂N型漂移层3、位于轻掺杂N型硅片本体1中下部的轻掺杂N型缓冲层4和位于轻掺杂N型硅片本体1下部的重掺杂P型集电区层5；
位于P型掺杂阱层2中且间隔设置的第一沟槽6、第二沟槽7延伸至轻掺杂N型漂移层3内，所述第一沟槽6、第二沟槽7内分别具有第一栅极部8、第二栅极部9，此第一栅极部8、第二栅极部9与第一沟槽6、第二沟槽7之间分别通过第一栅氧化硅层10、第二栅氧化硅层11隔离；
位于第一沟槽6、第二沟槽7之间且在P型掺杂阱层2上部沿水平方向设置有重掺杂P型源极区14、重掺杂N型源极区15，所述重掺杂P型源极区14位于第二沟槽7的周边，所述重掺杂N型源极区15位于第一沟槽6的周边，所述重掺杂N型源极区15与重掺杂P型源极区14的宽度相同；
所述P型掺杂阱层2中部和上部分别设置有N型掺杂阱层12、P型掺杂基区层13，所述重掺杂P型源极区14、重掺杂N型源极区15均位于P型掺杂基区层13的上部；
所述重掺杂P型集电区层5与轻掺杂N型缓冲层4相背的表面覆盖有一集电极层16，一发射极层17覆盖于重掺杂P型源极区14、重掺杂N型源极区15上表面，一第一栅电极层18、第二栅电极层19分别位于第一栅极部8、第二栅极部9上表面。
上述P型掺杂阱层2与重掺杂P型源极区14、重掺杂N型源极区15深度比为10：1.2。
实施例2：一种高性能绝缘栅双极型晶体管器件，包括：位于轻掺杂N型硅片本体1上部的P型掺杂阱层2、位于轻掺杂N型硅片本体1中部的轻掺杂N型漂移层3、位于轻掺杂N型硅片本体1中下部的轻掺杂N型缓冲层4和位于轻掺杂N型硅片本体1下部的重掺杂P型集电区层5；
位于P型掺杂阱层2中且间隔设置的第一沟槽6、第二沟槽7延伸至轻掺杂N型漂移层3内，所述第一沟槽6、第二沟槽7内分别具有第一栅极部8、第二栅极部9，此第一栅极部8、第二栅极部9与第一沟槽6、第二沟槽7之间分别通过第一栅氧化硅层10、第二栅氧化硅层11隔离；
位于第一沟槽6、第二沟槽7之间且在P型掺杂阱层2上部沿水平方向设置有重掺杂P型源极区14、重掺杂N型源极区15，所述重掺杂P型源极区14位于第二沟槽7的周边，所述重掺杂N型源极区15位于第一沟槽6的周边，所述重掺杂N型源极区15与重掺杂P型源极区14的宽度相同；
所述P型掺杂阱层2中部和上部分别设置有N型掺杂阱层12、P型掺杂基区层13，所述重掺杂P型源极区14、重掺杂N型源极区15均位于P型掺杂基区层13的上部；
所述重掺杂P型集电区层5与轻掺杂N型缓冲层4相背的表面覆盖有一集电极层16，一发射极层17覆盖于重掺杂P型源极区14、重掺杂N型源极区15上表面，一第一栅电极层18、第二栅电极层19分别位于第一栅极部8、第二栅极部9上表面。
上述第一栅氧化硅层10、第二栅氧化硅层11均为氧化硅层。
上述P型掺杂阱层2与重掺杂P型源极区14、重掺杂N型源极区15深度比为10：2.6。
采用上述高性能绝缘栅双极型晶体管器件时，其位于第一沟槽、第二沟槽之间且在P型掺杂阱层上部沿水平方向设置有重掺杂P型源极区、重掺杂N型源极区，所述重掺杂P型源极区位于第二沟槽的周边，所述重掺杂N型源极区位于第一沟槽的周边，所述重掺杂N型源极区与重掺杂P型源极区的宽度相同，在器件导通状态下，实现了非常低的导通电压和更快开启，在器件断开状态下，使器件能更快速关断，从而降低功耗。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (3)
1.一种高性能绝缘栅双极型晶体管器件，其特征在于：包括：位于轻掺杂N型硅片本体（1）上部的P型掺杂阱层（2）、位于轻掺杂N型硅片本体（1）中部的轻掺杂N型漂移层（3）、位于轻掺杂N型硅片本体（1）中下部的轻掺杂N型缓冲层（4）和位于轻掺杂N型硅片本体（1）下部的重掺杂P型集电区层（5）；
位于P型掺杂阱层（2）中且间隔设置的第一沟槽（6）、第二沟槽（7）延伸至轻掺杂N型漂移层（3）内，所述第一沟槽（6）、第二沟槽（7）内分别具有第一栅极部（8）、第二栅极部（9），此第一栅极部（8）、第二栅极部（9）与第一沟槽（6）、第二沟槽（7）之间分别通过第一栅氧化硅层（10）、第二栅氧化硅层（11）隔离；
位于第一沟槽（6）、第二沟槽（7）之间且在P型掺杂阱层（2）上部沿水平方向设置有重掺杂P型源极区（14）、重掺杂N型源极区（15），所述重掺杂P型源极区（14）位于第二沟槽（7）的周边，所述重掺杂N型源极区（15）位于第一沟槽（6）的周边，所述重掺杂N型源极区（15）与重掺杂P型源极区（14）的宽度相同；
所述P型掺杂阱层（2）中部和上部分别设置有N型掺杂阱层（12）、P型掺杂基区层（13），所述重掺杂P型源极区（14）、重掺杂N型源极区（15）均位于P型掺杂基区层（13）的上部；
所述重掺杂P型集电区层（5）与轻掺杂N型缓冲层（4）相背的表面覆盖有一集电极层（16），一发射极层（17）覆盖于重掺杂P型源极区（14）、重掺杂N型源极区（15）上表面，一第一栅电极层（18）、第二栅电极层（19）分别位于第一栅极部（8）、第二栅极部（9）上表面。
2.根据权利要求1所述的高性能绝缘栅双极型晶体管器件，其特征在于：所述第一栅氧化硅层（10）、第二栅氧化硅层（11）均为氧化硅层。
3.根据权利要求1所述的高性能绝缘栅双极型晶体管器件，其特征在于：所述P型掺杂阱层（2）与重掺杂P型源极区（14）、重掺杂N型源极区（15）深度比为10：1~3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022423674.6U CN213546320U (zh) | 2020-10-27 | 2020-10-27 | 高性能绝缘栅双极型晶体管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022423674.6U CN213546320U (zh) | 2020-10-27 | 2020-10-27 | 高性能绝缘栅双极型晶体管器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213546320U true CN213546320U (zh) | 2021-06-25 |
Family
ID=76501028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022423674.6U Active CN213546320U (zh) | 2020-10-27 | 2020-10-27 | 高性能绝缘栅双极型晶体管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213546320U (zh) |
-
2020
- 2020-10-27 CN CN202022423674.6U patent/CN213546320U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| CN106505101B (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN108447913B (zh) | 一种集成肖特基二极管的ldmos器件 | |
| US11081574B2 (en) | IGBT power device | |
| CN113130627A (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN110504308B (zh) | 一种高速低损耗的多槽栅高压功率器件 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN108231878A (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| WO2016101134A1 (zh) | 一种双向mos型器件及其制造方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN111341850A (zh) | 一种GaN纵向逆导结场效应管 | |
| CN114843332A (zh) | 低功耗高可靠性半包沟槽栅mosfet器件及制备方法 | |
| CN116072546A (zh) | 集成sbd的碳化硅分裂栅沟槽mosfet及制备方法 | |
| CN108447905A (zh) | 一种具有沟槽隔离栅极结构的超结igbt | |
| CN110610986A (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN112687745B (zh) | 碳化硅沟槽mosfet器件及制备方法 | |
| CN117393594A (zh) | 一种低导通损耗和低关断损耗的可变电导igbt | |
| CN113270492A (zh) | 一种沟槽型GaN绝缘栅双极型晶体管 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN112271208A (zh) | 碳化硅单栅极双沟道晶闸管输运igbt及制造方法 | |
| Zhang et al. | Optimization of ${V} _ {\text {CE}} $ Plateau for Deep-Oxide Trench SOI Lateral IGBT During Inductive Load Turn-OFF | |
| CN213546320U (zh) | 高性能绝缘栅双极型晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |