CN213544792U - 一种编码器的断线检测电路和装置 - Google Patents

Abstract

本实用新型涉及编码器断线检测领域，本实用新型提供一种编码器的断线检测电路和装置，其电路包括：编码器子电路和检测子电路；所所述编码器子电路，用于接收编码器的差分信号并将经激励信号激励后的差分信号转换成单端信号并输出；所述检测子电路的输出端与所述编码器子电路的差分信号输入端连接，用于输出激励信号至所述编码器子电路；所述检测子电路的输入端用于接收单端信号，基于所述单端信号检测电压频率变化，对编码器相应的信号线进行断线检测。通过本实用新型通过一种结构简单的电路设计，实现了低成本、抗共模干扰大、高可靠性的编码器断线检测。

Description

一种编码器的断线检测电路和装置

技术领域

本实用新型涉及编码器断线检测领域，尤指一种编码器的断线检测电路和装置。

背景技术

现有技术主要是通过光耦或比较器方式去采集A、B、Z相信号，对采集到的信号进行处理和比较来判断是否断线，这些方案能够实现断线检测，但硬件成本高，电路复杂，部分场合为了能够快速检测到断线故障，需要选用快速响应器件，这个又会增加硬件成本。

同时，由于编码器电路一般是和外部线缆相连，且线缆长度一般较长，因此现场会有很大的共模干扰，这个会导致检测电路容易出现误触发、误检测问题。

实用新型内容

本实用新型为了解决以下问题：现有技术中断线检测硬件成本高、电路复杂、共模干扰大，同时容易出现误触发、误检测的问题。

本实用新型提供的技术方案如下：

本实用新型提供一种编码器的断线检测电路，包括：编码器子电路和检测子电路；

所述编码器子电路，用于接收编码器的差分信号并将经激励信号激励后的差分信号转换成单端信号并输出；

所述检测子电路的输出端与所述编码器子电路的差分信号输入端连接，用于输出激励信号至所述编码器子电路；

所述检测子电路的输入端用于接收单端信号，基于所述单端信号检测电压频率变化，对编码器相应的信号线进行断线检测。

进一步优选地，所述编码器子电路包括：比较芯片、上拉电阻和下拉电阻；

所述比较芯片的第一输入端作为所述编码器子电路的正输入端，用于连接相连的差分信号的正电压输出端，所述比较芯片的第二输入端作为所述编码器子电路的负输入端，用于连接相连的差分信号的负电压输出端；用于接收对应相的差分信号，将所述差分信号转换为单端信号；

所述上拉电阻的第一端与所述编码器的电源相连，所述上拉电阻的第二端与所述编码器子电路的正输入端连接；

所述下拉电阻的第一端与所述编码器子电路的负输入端连接，所述下拉电阻的第二端接地。

进一步优选地，所述检测子电路包括：处理模块、传输模块；

所述处理模块的输出端与所述传输模块的输入端连接，用于发送激励信号至所述传输模块；

所述传输模块的输出端与所述编码器子电路的输入端连接，用于将所述激励信号传输至所述编码器子电路。

进一步优选地，所述传输模块包括：第一电阻、第二电阻；所述处理模块的输出端包括第一输出端和第二输出端；

所述第一电阻的第一端与所述处理模块的第一输出端连接，所述第一电阻的第二端与所述编码器子电路的负输入端连接，用于传输所述激励信号至对应的信号线；

所述第二电阻的第一端与所述处理模块的第二输出端连接，所述第二电阻的第二端与所述编码器子电路的正输入端连接，用于传输所述激励信号至对应的信号线。

进一步优选地，所述传输模块包括：第一电阻、第二电阻、非门逻辑器件；所述处理模块的输出端包括第一输出端；

所述第一电阻的第一端与所述处理模块的第一输出端连接，所述第一电阻的第二端与所述编码器子电路的负输入端连接，用于传输所述激励信号至所述编码器子电路的负输入端；

所述处理模块的第一输出端通过所述非门逻辑器件和所述第二电阻与所述编码器子电路的正输入端连接，用于将所述激励信号进行电平反转，输出所述激励信号至所述编码器子电路的正输入端。

进一步优选地，所述处理模块包括：信号发生器和MCU处理器；

所述信号发生器的输出端与所述第一电阻的第一端和所述第二电阻的第一端连接，用于发送所述激励信号至所述编码器子电路，以对相应的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述单端信号，基于所述单端信号检测电压频率变化，判断所述电压频率变化是否超过预设阈值，当所述电压频率变化超过所述预设阈值时，确定对应的信号线断开。

进一步优选地，所述处理模块包括：信号发生器和MCU处理器；

所述信号发生器的输出端与所述第一电阻的第一端、所述非门逻辑器件的输入端连接，所述非门逻辑器件的输出端和所述第二电阻的第一端连接，所述第二电阻的第二端与所述编码器子电路的正输入端连接，所述信号发生器用于发送所述激励信号至所述编码器子电路，以对相应的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述单端信号，当所述单端信号的电压频率与所述激励信号的频率相同时，确定相应的信号线断开。

进一步优选地，所述处理模块包括：MCU处理器；

所述MCU处理器的输出端与所述第一电阻的第一端和所述第二电阻的第一端连接，用于发送激励信号至所述编码器子电路，以对所述编码器的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述比较芯片输出的单端信号，基于所述单端信号检测电压频率变化，判断所述电压频率变化是否超过预设阈值，当所述编码器子电路输出的电压频率变化超过所述预设阈值时，确定对应的信号线断开。

进一步优选地，所述处理模块包括：MCU处理器；

所述MCU处理器的输出端与所述第一电阻的第一端、所述非门逻辑器件的输入端连接第一端，所述非门逻辑器件的输出第二端和所述第二电阻的第一端连接，所述第二电阻的第二端与所述编码器子电路的正输入端连接，所述信号发生器MCU处理器用于发送所述激励信号至所述编码器子电路，以对相应的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述比较芯片输出的单端信号，当所述单端信号的频率与所述激励信号的频率相同时，确定相应的信号线断开。

另一方面，还提供一种编码器的断线检测装置，包括三个检测单元，所述三个检测单元分别用于与编码器的A、B、Z相信号线相连；所述检测单元包括所述编码器的断线检测电路。电压频率变化电压频率变化电压频率变化电压频率变化电压频率变化电压频率变化电压频率变化电压频率变化本实用新型提供的一种编码器的断线检测电路和装置至少具有以下有益效果：

1)通过本实用新型采用高频率激励信号对编码器子电路进行激励，能够快速，实时的检测编码器是否断线。

2)在本实用新型中，整个电路最少仅需6个电阻即可实现此方案，可以实现最低成本，简化电路结构，减少了PCB布板面积，减少了电路板面积，同时减少器件也能提高电路可靠性。

3)本实用新型通过自我激励方式，可以减少现场电磁干扰导致的检测错误问题。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种编码器的断线检测电路和装置的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本实用新型中一种编码器的断线检测电路的一个实施例的结构示意图；

图2是本实用新型中一种编码器的断线检测电路的另一个实施例的结构示意图；

图3是本实用新型中一种编码器的断线检测电路的又一个实施例的结构示意图；

图4是本实用新型中一种编码器的断线检测电路的又一个实施例的结构示意图；

图5是本实用新型中一种编码器的断线检测电路的又一个实施例的结构示意图；

图6是本实用新型中断线检测的流程示意图；

图7是本实用新型中一种编码器的断线检测装置的一个实施例的结构示意图；

图8是本实用新型中一种编码器的断线检测装置的另一个实施例的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。

为使图面简洁，各图中只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

需要指出的是：除了特别说明，后续描述中的编码器包括但不仅限于数字增量式编码。除了特别说明，后续描述中的非门逻辑器件包括但不仅限于反相器。

实施例一

本实用新型的一个实施例，如图1所示，一种编码器的断线检测电路，包括：

编码器子电路1和检测子电路2；所述编码器子电路1，用于接收编码器的差分信号并将经激励信号激励后的差分信号转换成单端信号并输出；所述检测子电路2的输出端与所述编码器子电路1的差分信号输入端连接，用于输出激励信号至所述编码器子电路1；所述检测子电路2的输入端与所述编码器子电路1的单端信号输出端连接，用于接收单端信号，基于所述单端信号检测电压频率变化，对编码器相应的信号线进行断电检测。

其中，关于基于所述单端信号检测电压频率变化，优选地，通过检测电压频率的变化进而检测是否断线。

利用激励信号对编码器的信号线(A+、A-；B+、B-；Z+、Z-；)进行激励，使得经过比较芯片的后级信号(A、B、Z)的逻辑状态进行变化，通过MCU处理器对此信号进行检测，可以判断是否存在断线问题。

在本实施例中，编码器子电路可以包括常规的编码器电路，通过检测子电路发出高频激励信号至编码器电路，能够快速，实时的检测编码器是否断线。

实施例二

结合上述实施例一，如图2所示，在本实施例中，所述编码器子电路1包括：比较芯片U1、上拉电阻R3和下拉电阻R4。

比较芯片U1的第一输入端(1)作为所述编码器子电路2的正输入端，用于连接相连的差分信号的正电压输出端，所述比较芯片的第二输入端作为所述编码器子电路的负输入端，用于连接相连的差分信号的负电压输出端；用于接收对应相的差分信号，将所述差分信号转换为单端信号。

所述上拉电阻R3的第一端与所述编码器的电源相连，所述上拉电阻R3的第二端与所述编码器子电路1的正输入端连接，用于输入电压至编码器的断线检测电路。

所述下拉电阻R4的第一端与所述编码器子电路1的负输入端连接，所述下拉电阻R4的第二端接地。

在本实施例中，所述检测子电路2包括：处理模块21、传输模块22；

所述处理模块21的输出端与所述传输模块22的输入端连接，用于发送激励信号至所述传输模块22。

所述传输模块22的输出端与所述编码器子电路1的输入端连接，用于将所述激励信号传输至所述编码器子电路1。

其中，如图2所示，所述传输模块22包括：第一电阻(R1)、第二电阻(R2)；

所述第一电阻(R1)与所述处理模块21的第一输出端连接，所述第一电阻(R1)与所述编码器子电路1的负输入端连接，用于传输所述激励信号至对应的信号线(A-)。

其中，处理模块21为MCU处理器，通过MCU处理器发送高频率的激励信号至传输模块22。

所述第二电阻(R2)的第一端与所述处理模块21的第二输出端连接，所述第二电阻(R2)与所述编码器子电路1的正输入端连接，用于传输所述所述激励信号至对应的信号线(A+)。

此外，在本实施例中，所述处理模块21包括：MCU处理器(U2)；

所述MCU处理器(U2)的输出端与所述第一电阻(R1)的第一端和所述第二电阻(R2)的第一端连接，即所述处理模块21的第二输出端与所述第二电阻(R2)连接，用于发送激励信号至所述编码器子电路1，以对所述编码器的信号线进行检测。

所述MCU处理器(U2)的输入端与所述比较芯片(U1)的输出端连接，用于接收所述比较芯片(U1)输出的单端信号，基于所述单端信号检测电压频率变化，判断所述电压频率变化是否超过预设阈值，当所述编码器子电路1输出的电压频率变化超过所述预设阈值时，确定对应的信号线断开。

在本实施例中，方案典型实现电路如图2所示：以编码器电路A为例(B、Z同A类似)：包含A+、A-输入信号，R3上拉电阻、R4下拉电阻和比较芯片U1。

比较芯片U1将A+、A-差分信号转为A的单端信号并传给MCU处理器U2，其中常规的R3、R4电阻是为了给输入信号一个确定电平防止信号处于非稳态。

本实施例在于添加了激励信号，此激励信号通过R1、R2两个电阻分别接在A-、A+信号线上。

此激励信号实现的方式可以由MCU处理器U2的信号口提供，MCU提供的常规信号为高低电平的方波信号。

当A+、A-未断线时候，由MCU处理器提供的激励信号不会对A+、A-信号电压产生影响，此时经过比较芯片的A信号不变。

当A+、A-有一根线断开时候，由MCU处理器提供的激励信号会使得对应断线的引脚有电压频率变化，此电压会导致比较芯片后级A电压按照对应规律变化。

MCU处理器通过检测此电压频率变化即可判断是否断线。

需要注意，系统正常运行时候A也会存在变化，因此为了区分是断线后激励导致的变化还是正常变化，应该使得激励频率是正常可能出现的最大变化频率的一定倍数以上，常规是10倍以上。即预设阈值为10倍电压。

当MCU处理器检测到信号变化时候，会检测变化频率去初步判断是正常数据变化还是断线原因导致的变化。

检测流程图如图6所示，首先对编码器电路进行信号激励，然后对MCU处理器检测到的A、B、Z相信号进行处理，当信号频率大于设定值时，编码器断线，同时可以判断出具体是A、B、Z哪一相断线。

在本实施例中，通过利用MCU两个端口，分别经过一个电阻去激励A+、A-信号，本实施例的电路结构最简洁，可实现成本最低，器件最少。

实施例三

基于上述实施例，如图3所示，与实施例二不同的是，所述传输模块22包括：第一电阻(R1)、第二电阻(R2)、非门逻辑器件(U3)。

所述处理模块21的输出端包括第一输出端，所述第一电阻(R1)的第一端与所述处理模块21的第一输出端连接，所述第一电阻(R1)的第二端与所述编码器子电路1的负输入端连接，用于传输所述所述激励信号至所述编码器子电路1的负输入端。

所述非门逻辑器件(U3)与所述处理模块21的第一输出端连接，所述非门逻辑器件(U3)还通过所述第二电阻(R2)与所述编码器子电路1的正输入端连接，用于将所述所述激励信号进行电平反转，输出所述激励信号至所述编码器子电路1的正输入端。

在本实施例中，所述处理模块21包括：MCU处理器(U2)。

所述MCU处理器(U2)的输出端与所述第一电阻(R1)的第一端和所述第二电阻(R2)的第一端连接，用于发送激励信号至所述编码器子电路1的负输入端，以对相应的信号线进行检测。

所述MCU处理器(U2)的输入端与所述比较芯片(U1)的输出端连接，用于接收所述比较芯片(U1)输出的单端信号，当所述单端信号的频率与所述所述激励信号的频率相同时，确定相应的信号线断开。

需要说明的是，在本实施例中，处理模块22为MCU处理器(U2)，在本实施例中，可以仅通过一个MCU处理器的输出口去实现激励，通过非门逻辑器件(U3)这个非门去把激励信号进行电平反转，此时输入到第一电阻(R1)、第二电阻(R2)是两个电平相反的信号，如果出现断线故障，此时信号A会出现一个和激励信号频率一样的信号，MCU处理器(U2)通过检测到此信号和频率，进而确定是正常信号还是断线之后的激励信号。

实施例四

基于上述实施例，如图4所示，在本实施例中，所述处理模块21包括：信号发生器和MCU处理器(U2)。

所述信号发生器的输出端与所述第一电阻(R1)的第一端和所述第二电阻(R2)的第一端连接，用于发送激励信号至所述编码器子电路1，以对相应的信号线进行检测。

所述MCU处理器(U2)的输入端与所述比较芯片(U1)的输出端连接，用于接收所述单端信号，基于所述单端信号检测电压频率变化，判断所述电压频率变化是否超过预设阈值，当所述编码器子电路1输出的电压频率变化超过所述预设阈值时，确定对应的信号线断开。

在本实施例中，通过信号发生器发出激励信号，并通过MCU处理器进行信号的分析与判断。

实施例五

基于上述实施例，如图5所示，在实施例中，所述处理模块21包括：信号发生器和MCU处理器(U2)。

所述信号发生器的输出端与所述第一电阻(R1)的第一端、所述非门逻辑器件(U3)的输入端连接，所述非门逻辑器件(U3)的输出端和所述第二电阻(R2)的第一端连接，所述第二电阻(R2)的第二端与所述编码器子电路1的正输入端连接，所述信号发生器用于发送激励信号至所述编码器子电路1的负输入端，以对相应的信号线进行检测。

所述MCU处理器(U2)的输入端与所述比较芯片(U1)的输出端连接，用于接收所述单端信号，当所述单端信号的频率与所述所述激励信号的频率相同时，确定相应的信号线断开。

示例性的，所述信号发生器包括晶振电路、振荡电路等常见的信号发生电路。

实施例六

另一方面，如图7所示，本实用新型提供一种编码器的断线检测装置，包括三个检测单元，所述三个检测单元分别用于与编码器的A、B、Z相信号线相连；所述检测单元包括所述编码器的断线检测电路。

所述断线检测电路中的检测子电路，与N个所述编码器子电路连接，用于输出激励信号至所述编码器子电路，基于所述编码器子电路的电压频率变化，对相应的信号线进行断线检测；其中，N＝1、2、3。

示例性的，用于检测A相信号线的断线检测电路包括MCU处理器，MCU处理器通过电阻(R1)与信号线(A-)连接，MCU处理器通过电阻(R2)与信号线(A+)连接，用于发送激励信号。

编码器电路A、B、Z包含A+、A-输入信号，R3上拉电阻、R4下拉电阻和比较芯片U1。

编码器电路B包含B+、B-输入信号，上拉电阻(R3’)、下拉电阻(R4’)和比较芯片(U1’)。

编码器电路Z包含Z+、Z-输入信号，上拉电阻(R3”)、下拉电阻(R4”)和比较芯片(U1”)。

比较芯片(U1)的输出端、比较芯片(U1’)的输出端以及比较芯片(U1”)的输出端均与MCU处理器连接，用于各自的单端信号至MCU处理器。

每个比较芯片将各自的差分信号转为单端信号并传给MCU处理器；其中常规的第三电阻和第四电阻是为了给输入信号一个确定电平防止信号处于非稳态。

本实用新型在于添加了激励信号，此激励信号通过两个电阻分别接在各自的信号线上。

此激励信号实现的方式可以由MCU处理器U2的信号口提供，MCU提供的常规信号为高低电平的方波信号。

当A+、A-未断线时候，由MCU处理器提供的激励信号不会对A+、A-信号电压产生影响，此时经过比较芯片的A信号不变。

当A+、A-有一根线断开时候，由MCU处理器提供的激励信号会使得对应断线的引脚有电压频率变化，此电压会导致比较芯片后级A电压按照对应规律变化。

同理可得，对于B和Z的断线检测过程与A一致。MCU处理器通过检测此电压频率变化即可判断是否断线。

需要注意，系统正常运行时候A也会存在变化，因此为了区分是断线后激励导致的变化还是正常变化，应该使得激励频率是正常可能出现的最大变化频率的一定倍数以上，常规是10倍以上。当MCU处理器检测到信号变化时候，会检测变化频率去初步判断是正常数据变化还是断线原因导致的变化。

实施例七

基于上述实施例，如图8所示，本实施例与实施例六不同的是，本实施例的传输模块包括两个电阻和一个非门逻辑器件，此非门逻辑器件可以包括非门逻辑器件。

在本实施例中，可以仅通过一个MCU处理器的输出口去实现激励，通过非门去把激励信号进行电平反转，此时输入到第一电阻(R1)、第二电阻(R2)是两个电平相反的信号，如果出现断线故障，此时信号A会出现一个和激励信号频率一样的信号，MCU处理器通过检测到此信号和频率，进而确定是正常信号还是断线之后的激励信号。

基于上述实施例，在本实施例中，激励信号也可以不通过MCU处理器，通过其他方式，比如晶振、振荡电路等常见信号发生电路实现。

同时，需要说明的是，信号发生电路可以与A、B、Z断线检测电路中的三组电阻连接，可以由一个信号发生电路通过三组电阻发送激励信号。这样方式较于每个断线检测电路均有一个信号发生电路来说，电路结构相对简洁，成本低。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的程序模块完成，即将所述装置的内部结构划分成不同的程序单元或模块，以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中，也可是各个单元单独物理存在，也可以两个或两个以上单元集成在一个处理单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序单元的形式实现。另外，各程序模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的系统，可以通过其他的方式实现。示例性的，以上所描述的实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种编码器的断线检测电路，其特征在于，包括：编码器子电路和检测子电路；

所述编码器子电路，用于接收编码器的差分信号并将经激励信号激励后的差分信号转换成单端信号并输出；

所述检测子电路的输出端与所述编码器子电路的差分信号输入端连接，用于输出激励信号至所述编码器子电路；

所述检测子电路的输入端用于接收单端信号，基于所述单端信号检测电压频率变化，对编码器相应的信号线进行断线检测。

2.根据权利要求1所述编码器的断线检测电路，其特征在于，所述编码器子电路包括：比较芯片、上拉电阻和下拉电阻；

所述比较芯片的第一输入端作为所述编码器子电路的正输入端，用于连接相连的差分信号的正电压输出端，所述比较芯片的第二输入端作为所述编码器子电路的负输入端，用于连接相连的差分信号的负电压输出端；用于接收对应相的差分信号，将所述差分信号转换为单端信号；

所述上拉电阻的第一端与所述编码器的电源相连，所述上拉电阻的第二端与所述编码器子电路的正输入端连接；

所述下拉电阻的第一端与所述编码器子电路的负输入端连接，所述下拉电阻的第二端接地。

3.根据权利要求2所述编码器的断线检测电路，其特征在于，所述检测子电路包括：处理模块、传输模块；

所述处理模块的输出端与所述传输模块的输入端连接，用于发送激励信号至所述传输模块；

所述传输模块的输出端与所述编码器子电路的输入端连接，用于将所述激励信号传输至所述编码器子电路。

4.根据权利要求3所述编码器的断线检测电路，其特征在于，所述传输模块包括：第一电阻、第二电阻；所述处理模块的输出端包括第一输出端和第二输出端；

所述第一电阻的第一端与所述处理模块的第一输出端连接，所述第一电阻的第二端与所述编码器子电路的负输入端连接，用于传输所述激励信号至对应的信号线；

所述第二电阻的第一端与所述处理模块的第二输出端连接，所述第二电阻的第二端与所述编码器子电路的正输入端连接，用于传输所述激励信号至对应的信号线。

5.根据权利要求3所述编码器的断线检测电路，其特征在于，所述传输模块包括：第一电阻、第二电阻、非门逻辑器件；所述处理模块的输出端包括第一输出端；

所述第一电阻的第一端与所述处理模块的第一输出端连接，所述第一电阻的第二端与所述编码器子电路的负输入端连接，用于传输所述激励信号至所述编码器子电路的负输入端；

所述处理模块的第一输出端通过所述非门逻辑器件和所述第二电阻与所述编码器子电路的正输入端连接，用于将所述激励信号进行电平反转，输出所述激励信号至所述编码器子电路的正输入端。

6.根据权利要求4所述编码器的断线检测电路，其特征在于，所述处理模块包括：信号发生器和MCU处理器；

所述信号发生器的输出端与所述第一电阻的第一端和所述第二电阻的第一端连接，用于发送所述激励信号至所述编码器子电路，以对相应的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述单端信号，基于所述单端信号检测电压频率变化，判断所述电压频率变化是否超过预设阈值，当所述电压频率变化超过所述预设阈值时，确定对应的信号线断开。

7.根据权利要求5所述编码器的断线检测电路，其特征在于，所述处理模块包括：信号发生器和MCU处理器；

所述信号发生器的输出端与所述第一电阻的第一端、所述非门逻辑器件的输入端连接，所述非门逻辑器件的输出端和所述第二电阻的第一端连接，所述第二电阻的第二端与所述编码器子电路的正输入端连接，所述信号发生器用于发送所述激励信号至所述编码器子电路，以对相应的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述单端信号，当所述单端信号的电压频率与所述激励信号的频率相同时，确定相应的信号线断开。

8.根据权利要求4所述编码器的断线检测电路，其特征在于，所述处理模块包括：MCU处理器；

所述MCU处理器的输出端与所述第一电阻的第一端和所述第二电阻的第一端连接，用于发送激励信号至所述编码器子电路，以对所述编码器的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述比较芯片输出的单端信号，基于所述单端信号检测电压频率变化，判断所述电压频率变化是否超过预设阈值，当所述编码器子电路输出的电压频率变化超过所述预设阈值时，确定对应的信号线断开。

9.根据权利要求5所述编码器的断线检测电路，其特征在于，所述处理模块包括：MCU处理器；

所述MCU处理器的输出端与所述第一电阻的第一端、所述非门逻辑器件的输入端连接，所述非门逻辑器件的输出端和所述第二电阻的第一端连接，所述第二电阻的第二端与所述编码器子电路的正输入端连接，所述MCU处理器用于发送所述激励信号至所述编码器子电路，以对相应的信号线进行检测；

所述MCU处理器的输入端与所述比较芯片的输出端连接，用于接收所述比较芯片输出的单端信号，当所述单端信号的频率与所述激励信号的频率相同时，确定相应的信号线断开。

10.一种编码器的断线检测装置，其特征在于，包括三个检测单元，所述三个检测单元分别用于与编码器的A、B、Z相信号线相连；所述检测单元包括如权利要求1～9中任一项所述编码器的断线检测电路。

Images