CN213305372U - 一种大功率pin管高速驱动电路 - Google Patents

Abstract

本实用新型提供了一种大功率PIN管高速驱动电路，包括防共态导通电路、第一波形整理电路、第二波形整理电路、反向驱动电路、正向驱动电路、控制信号输入端以及驱动信号输出端；防共态导通电用于根据控制信号输入端输入的控制信号，控制第一波形整理电路和第二波形整理电路的通路/开路状态；第一波形整理电路和第二波形整理电路用于将控制信号转化为标准波形；正向驱动电路用于当控制信号为低电平时，向驱动信号输出端加载正向电压；反向驱动电路用于当控制信号为高电平时，向驱动信号输出端加载反向电压。采用本实用新型驱动电路驱动的PIN管开关切换速度高，可小于5us；且不会出现共态导通现象，极大地提高了PIN管开关的寿命和可靠度。

Description

一种大功率PIN管高速驱动电路

技术领域

本实用新型涉及通讯电路技术领域，具体涉及一种大功率PIN管高速驱动电路。

背景技术

随着卫星通信、航空航天、雷达收发系统、电子对抗等无线通信行业的发展，要求微波开关具有高速、低插损、高反向隔离度、大功率的需求与日俱增。PIN管开关具有高速、高功率的特点，广泛地应用在电子系统中，代替机械式开关，承担不同通道之问的高速切换的任务。

但现有技术中的微波开关的驱动器由数字电路输出，多是给一个电平，不具备电流驱动能力，电源电压低，驱动电流偏小，不能满足控制大功率电路要求。现有的大功率PIN管驱动电路存在耐压低、切换速度慢、可靠性差等缺陷。

实用新型内容

鉴于上述问题，提出了本实用新型以便提供一种克服上述问题或者至少部分地解决上述问题的一种大功率PIN管高速驱动电路。

根据本实用新型的一方面，提供了一种大功率PIN管高速驱动电路，包括防共态导通电路、第一波形整理电路、第二波形整理电路、反向驱动电路、正向驱动电路、控制信号输入端以及驱动信号输出端；

防共态导通电路的输入端连接控制信号输入端，防共态导通电路的第一输出端连接第一波形整理电路，防共态导通电路的第二输出端连接第二波形整理电路；防共态导通电用于根据控制信号输入端输入的控制信号，分别控制第一波形整理电路和第二波形整理电路的通路/开路状态；

第一波形整理电路的输出端连接反向驱动电路的输入端，第二波形整理电路的输出端连接正向驱动电路的输入端；第一波形整理电路和第二波形整理电路均用于将控制信号转化为标准波形；

正向驱动电路的输出端连接驱动信号输出端；正向驱动电路用于当控制信号为低电平时，向驱动信号输出端加载正向电压；

反向驱动电路的输出端连接驱动信号输出端，反向驱动电路用于当控制信号为高电平时，向驱动信号输出端加载反向电压。

可选的，在上述大功率PIN管高速驱动电路中，防共态导通电路包括：第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2、第一二极管V1以及第二二极管V2；

控制信号输入端VI分别连接第一电阻R1一端、第二电阻R2一端、第三电阻R3一端、第一二极管V1的正极和第二二极管V2的负极，第一电阻R1另一端接地；第二电阻R2另一端分别连接第一二极管V1的负极；第一电容C1一端和第一波形整理电路的输入端，第一电容C1另一端接地；第三电阻R3另一端分别连接第二二极管V2的正极、第二电容C2一端和第二波形整理电路的输入端，第二电容C2另一端接地。

可选的，在上述大功率PIN管高速驱动电路中，第一波形整理电路包括第一非门N1；

第一非门N1的输入端连接防共态导通电路的第一输出端，第一非门N1的输出端连接反向驱动电路的输入端。

可选的，在上述大功率PIN管高速驱动电路中，第二波形整理电路包括第二非门N2和第三非门N3；

第二非门N2与第三非门N3串联；第二非门N2的输入端连接防共态导通电路的第二输出端，第三非门N3的输出端连接正向驱动电路的输入端。

可选的，在上述大功率PIN管高速驱动电路中，反向驱动电路包括第四电阻、第六电阻、第七电阻、第八电阻、第九电阻、第三电容、第一场效应管、第三场效应管、第一电源输入端和第三电源输入端；

第一波形整理电路的输出端连接第三电容一端，第三电容另一端分别连接第一场效应管的G端和第四电阻一端；第四电阻另一端分别连接第一电源输入端和第一场效应管的S端；第一场效应管的D端连接第六电阻一端，第六电阻另一端分别连接第七电阻一端和第三场效应管的G端；第三场效应管的S端连接第八电阻一端，第三场效应管的D端分别连接第九电阻一端、正向驱动电路的输出端和驱动信号输出端；第三电源输入端分别连接第七电阻的另一端、第八电阻另一端、第九电阻另一端。

可选的，在上述大功率PIN管高速驱动电路中，正向驱动电路包括第五电阻R5、第二场效应管E2以及第二电源输入端P2；

第二波形整理电路的输出端分别连接第二场效应管E2的G端和第五电阻R5一端；第五电阻R5另一端分别连接第二场效应管E2的S端和第二电源输入端P2，第二场效应管E2的D端连接驱动信号输出端VO。

可选的，在上述大功率PIN管高速驱动电路中，标准波形为矩形波。

可选的，在上述大功率PIN管高速驱动电路中，第一波形整理电路或第二波形整理电路为四非门逻辑电路。

可选的，在上述大功率PIN管高速驱动电路中，第一场效应管E1和第三场效应管E3为P沟道场效应开关管。

可选的，在上述大功率PIN管高速驱动电路中，第二场效应管E2为N沟道场效应开关管。

综上所述，本实用新型的有益效果是：

本实用新型针对现有大功率PIN管高速驱动电路切换速率慢的现状，设计了正向和反向驱动电路，极大缩短了大功率PIN管高速驱动电路的偏置电压加载时间，显著提升了正负电压的切换速率，使得切换速率可达5us内；另一方面，针对大功率PIN管高速驱动电路常出现的共态导通现象，设计了防共态导通电路，从而杜绝了在输出电压高速切换时会正向和反向电路同时导通的现象，避免了由此导致PIN二极管开关的损坏，极大程度上提高了PIN二极管开关的寿命和可靠性。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了根据本实用新型一个实施例的大功率PIN管高速驱动电路的结构示意图。

具体实施方式

下面将参照附图更详细地描述本实用新型的示例性实施例。虽然附图中显示了本实用新型的示例性实施例，然而应当理解，可以以各种形式实现本实用新型而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本实用新型，并且能够将本实用新型的范围完整的传达给本领域的技术人员。

本实用新型的构思在于：在现有技术中，驱动PIN二极管反偏电压低，通常只有-50V，导致大功率PIN二极管开关关断时隔离度差，功率容量低，影响其在大功率系统中使用；且现有大功率驱动电路技术切换速度慢，通常为几百微秒乃至毫秒级，极大影响PIN二极管开关在高速切换开关中的使用；另一方面现有技术没有对控制信号进行处理，在高速切换时会出现开关管同时导通，导致大功率PIN二极管开关损坏。针对上述现象，本实用新型通过设计结构简洁、功能明确的驱动电路，能使PIN管开关在正负电压之间快速切换，缩短了PIN管开关的切换时间，提高了PIN管开关的工作效率，同时提高其可靠性，尤其对大功率PIN管开关更加适用。

图1示出了根据本实用新型一个实施例的大功率PIN管高速驱动电路的结构示意图，如图1所示，该大功率PIN管高速驱动电路包括防共态导通电路、第一波形整理电路、第二波形整理电路、反向驱动电路、正向驱动电路、控制信号输入端VI以及驱动信号输出端VO。

防共态导通电路的输入端连接控制信号输入端，防共态导通电路的第一输出端连接第一波形整理电路，防共态导通电路的第二输出端连接第二波形整理电路；防共态导通电用于根据控制信号输入端输入的控制信号，分别控制第一波形整理电路和第二波形整理电路的通路/开路状态；

第一波形整理电路的输出端连接反向驱动电路的输入端，第二波形整理电路的输出端连接正向驱动电路的输入端；第一波形整理电路和第二波形整理电路均用于将控制信号转化为标准波形；

正向驱动电路的输出端连接驱动信号输出端；正向驱动电路用于当控制信号为低电平时，向驱动信号输出端加载正向电压；

反向驱动电路的输出端连接驱动信号输出端，反向驱动电路用于当控制信号为高电平时，向驱动信号输出端加载反向电压。

对于微波开关影响开关性能的主要器件是PIN管以及驱动电路，在PIN管导通状态下，当保证有足够的导通电流时，则能有效的降低PIN管正向导通插损；在PIN管反向截止状态下，当提供足够的反偏电压，则能够有效的提升二极管的反向隔离度，同时驱动电路的开关速度将严重影响PIN管的开关时间。小信号的开关可以达到ns级的速度，且开关频率较高，而由于驱动电路的关系，大信号的开关速度就相对较慢。因此对于大功率PIN管开关来说，它的驱动电路非常关键。在大功率应用场合，需要在PIN管开关的“关断”支路中使用反偏高压。当射频功率很大时，反偏PIN管所需的反偏电压很高。因此，本实用新型设计了驱动电路，在驱动电路的作用下，驱动信号输出端能够在正向电压和反向电压之间快速切换。

在本实用新型的一个实施例中，参考图1，在上述大功率PIN管高速驱动电路中，防共态导通电路包括：第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2、第一二极管V1以及第二二极管V2；控制信号输入端VI分别连接第一电阻R1一端、第二电阻R2一端、第三电阻R3一端、第一二极管V1的正极和第二二极管V2的负极，第一电阻R1另一端接地；第二电阻R2另一端分别连接第一二极管V1的负极；第一电容C1一端和第一波形整理电路的输入端，第一电容C1另一端接地；第三电阻R3另一端分别连接第二二极管V2的正极、第二电容C2一端和第二波形整理电路的输入端，第二电容C2另一端接地。

采用本实用新型的防共态导通电路，当控制信号为高电平时，即从控制信号输入端VI输入的电信号为高电平时，第一二极管V1导通，导通电阻远小于第二电阻R2，控制信号通过第一二极管V1对第一电容C1快速充电，而第二二极管V2截止，截止电阻远大于第三电阻R3，控制信号通过第三电阻R3对第二电容C2充电，二极管导通电阻很小，这样可以保证第一非门N1的输入端1脚比第二非门N2的输入端3脚先行启动。当控制信号为低电平时，即从控制信号输入端VI输入的电信号为低电平时，第一二极管V1截止，导通电阻远大于第二电阻R2，第一电容C1通过第二电阻R2快速放电，而第二二极管V2导通，导通电阻远小于第三电阻R3，第二电容C2通过第二二极管V2放电，二极管导通电阻很小，这样可以保证第二非门N2的输入端3脚比第一非门N1的输入端1脚先行反应。这样可以保障电路不会发生共态导通现象。

控制信号的标准波形为矩形数字信号，经过防共态导通电路后，因为第一电容C1、第二电容C2的充放电影响，控制波形存在畸变，输出到非门N1的输入端1和第二非门N2的输入端3脚的信号为非标准矩形信号。

在本实用新型的一个实施例中，如图1所示，在上述大功率PIN管高速驱动电路中，第一波形整理电路包括第一非门N1；第一非门N1的输入端连接防共态导通电路的第一输出端，第一非门N1的输出端连接反向驱动电路的输入端。

在本实用新型的一个实施例中，如图1所示，在上述大功率PIN管高速驱动电路中，第二波形整理电路包括第二非门N2和第三非门N3；第二非门N2与第三非门N3串联；第二非门N2的输入端连接防共态导通电路的第二输出端，第三非门N3的输出端连接所述正向驱动电路的输入端。

第一波形整理电路和第二波形整理电路都是用来对信号波形进行整形，将由防共态导通电路引起的控制信号畸变转化成标准波形，在这里优选为矩形信号。

如当控制信号为高电平时，此时经防共态导通电路后的高电平畸变信号输入到第一波形整理电路的第一非门N1的1脚，第一非门N1的2脚输出为标准的矩形信号的低电平，经防共态导通电路后的高电平畸变信号输入到第二波形整理电路的第二非门N2的3脚，第二非门N2的4脚输出为标准的矩形信号的低电平，该信号输入到第二波形整理电路的第三非门N3的5脚，第三非门N3的6脚输出为标准的矩形信号的高电平，同理，当控制信号为低电平时，此时经防共态导通电路后的低电平畸变信号输入到第一波形整理电路的第一非门N1的1脚，第一非门N1的2脚输出为标准的矩形信号的高电平，经防共态导通电路后的高电平畸变信号输入到第二波形整理电路的第二非门N2的3脚，第二非门N2的4脚输出为标准的矩形信号的高电平，该信号输入到第二波形整理电路的第三非门N3的5脚，第三非门N3的6脚输出为标准的矩形信号的低电平。这是由于矩形波的正负变化规律相较于其他波形，例如正弦波形等，更加适合开关电路。

在本实用新型的一个实施例中，如图1所示，在上述大功率PIN管高速驱动电路中，反向驱动电路包括第四电阻R4、第六电阻R6、第七电阻R7、第八电阻8、第九电阻9、第三电容C3、第一场效应管E1、第三场效应管E3、第一电源输入端P1和第三电源输入端P3；第一波形整理电路的输出端连接第三电容C3一端，第三电容C3另一端分别连接第一场效应管E1的G端和第四电阻R4一端；第四电阻R4另一端分别连接第一电源输入端P1和第一场效应管E1的S端；第一场效应管E1的D端连接第六电阻R6一端，第六电阻R6另一端分别连接第七电阻R7一端和第三场效应管E3的G端；第三场效应管E3的S端连接第八电阻R8一端，第三场效应管E3的D端分别连接第九电阻R9一端、正向驱动电路的输出端，即第二场效应管E2的D端以及驱动信号输出端VO；第三电源输入端分别连接第七电阻的另一端、第八电阻另一端、第九电阻另一端。当控制信号经过防共态导通电路被第一非门N1由高电平转为低电平矩形信号并从2脚输出时，第三电容C3耦合有低脉冲电平，第一场效应管E1导通，驱动第三场效应管E3导通，电源输入端P3通过第八电阻R8对驱动信号输出端VO快速加载负电压，如在电源输入端P3的输入电压为-400V，则驱动信号输出端VO被快速的加载至-400V。当经过很短时间，第三电容C3的低脉冲电平放电后，第三电容C3恢复至第一电源输入端P1的电压，第一电源输入端P1为正向电源输入端，如设置为+6V，第一场效应管E1截止，第三驱动场效应管E3也截止，第三电源输入端P3不再通过第八电阻R8对驱动信号输出端VO快速加载电压。当控制信号经过防共态导通电路被第一非门N1由低电平转为高电平的矩形信号并从2脚输出时，第三电容C3耦合有高脉冲电平，第一场效应管E1快速截止，驱动第三场效应管E3快速截止，第三电源输入端P3仅通过第九电阻R9对驱动信号输出端VO加载电压，当第三电容C3的高脉冲电平放电后，第一场效应管E1、第三场效应管E3保持截止，第三电源输入端P3仍然仅通过第九电阻R9对驱动信号输出端VO加载电压。

在这里，第三电源输入端P3可以看做是驱动信号输出端VO的偏置电压，第八电阻R8为超小电阻，值可以为0欧姆，第九电阻R9为超大电阻，在常态下，第三电源输入端P3一直通过第九电阻R9向驱动信号输出端VO加载反向偏置电平。

在本实用新型的一个实施例中，如图1所示，在上述大功率PIN管高速驱动电路中，正向驱动电路包括第五电阻R5、第二场效应管E2以及第二电源输入端P2；第二波形整理电路的输出端分别连接第二场效应管E2的G端和第五电阻R5一端；第五电阻R5另一端分别连接第二场效应管E2的S端和第二电源输入端P2，第二场效应管E2的D端连接驱动信号输出端VO。

第二电源输入端P2为正向电源输入端，如设置为+6V。当控制信号经过防共态导通电路被第二非门N2、第三非门N3的6脚输出矩形高电平时，第二场效应管E2截止，第二电源输入端P2不能向驱动信号输出端VO加载正向驱动电压。当第三非门N3的6脚输出低电平时，第二场效应管E2导通，第二电源输入端P2向驱动信号输出端VO加载正向驱动电压。

由图1可以看出，本实用新型的电路简洁、功能明确，在驱动电路的作用下，驱动信号输出端能够在正向电压和反向电压之间快速切换。

在本实用新型的一个实施例中，在上述大功率PIN管高速驱动电路中，所述第一波形整理电路或第二波形整理电路为四非门逻辑电路。

非门逻辑电路就是利用内部集成电路使输出的电平变成与输入相反的标准数字矩形电平，具体的，在本实用新型中，通过非门来实现“非”的作用与输出标准矩形波形的作用，其中，非门可采用电子元件倒相放大器来实现。

在本实用新型的一个实施例中，在上述大功率PIN管高速驱动电路中，第一场效应管E1和第三场效应管E3为P沟道场效应开关管；第二场效应管E2为N沟道场效应开关管。

第一场效应管E1、第一场效应管E2和第一场效应管E3在本实用新型中的作用都是对电流进行开关控制，但是由于电流方向和电压正负的不同需求，第一场效应管E1和第三场效应管E3可选用P沟道场效应开关管，即PNP型三极管，第二场效应管E2可选用N沟道场效应开关管，即NPN型三极管。

综上所述，本实用新型针对现有大功率PIN管高速驱动电路切换速率慢的现状，设计了正向和反向驱动电路，极大缩短了大功率PIN管高速驱动电路的偏置电压加载时间，显著提升了正负电压的切换速率，使得切换速率可达5us内；另一方面，针对大功率PIN管高速驱动电路常出现的共态导通现象，设计了防共态导通电路，从而杜绝了在输出电压高速切换时会正向和反向电路同时导通的现象，避免了由此导致PIN二极管开关的损坏，极大程度上提高了PIN二极管开关的寿命和可靠性。

以上所述，仅为本实用新型的具体实施方式，在本实用新型的上述教导下，本领域技术人员可以在上述实施例的基础上进行其他的改进或变形。本领域技术人员应该明白，上述的具体描述只是更好的解释本实用新型的目的，本实用新型的保护范围应以权利要求的保护范围为准。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本实用新型的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本实用新型进行说明而不是对本实用新型进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本实用新型可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种大功率PIN管高速驱动电路，其特征在于，包括防共态导通电路、第一波形整理电路、第二波形整理电路、反向驱动电路、正向驱动电路、控制信号输入端以及驱动信号输出端；

所述防共态导通电路的输入端连接所述控制信号输入端，所述防共态导通电路的第一输出端连接所述第一波形整理电路，所述防共态导通电路的第二输出端连接所述第二波形整理电路；所述防共态导通电用于根据所述控制信号输入端输入的控制信号，分别控制所述第一波形整理电路和所述第二波形整理电路的通路/开路状态；

所述第一波形整理电路的输出端连接所述反向驱动电路的输入端，所述第二波形整理电路的输出端连接所述正向驱动电路的输入端；所述第一波形整理电路和所述第二波形整理电路均用于将所述控制信号转化为标准波形；

所述正向驱动电路的输出端连接所述驱动信号输出端；所述正向驱动电路用于当所述控制信号为低电平时，向所述驱动信号输出端加载正向电压；

所述反向驱动电路的输出端连接所述驱动信号输出端；所述反向驱动电路用于当所述控制信号为高电平时，向所述驱动信号输出端加载反向电压。

2.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述防共态导通电路包括：第一电阻、第二电阻、第三电阻、第一电容、第二电容、第一二极管以及第二二极管；

所述控制信号输入端分别连接所述第一电阻一端、所述第二电阻一端、所述第三电阻一端、所述第一二极管的正极和所述第二二极管的负极，所述第一电阻另一端接地；所述第二电阻另一端分别连接所述第一二极管的负极、所述第一电容一端和所述第一波形整理电路的输入端，所述第一电容另一端接地；所述第三电阻另一端分别连接所述第二二极管的正极、所述第二电容一端和所述第二波形整理电路的输入端，所述第二电容另一端接地。

3.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述第一波形整理电路包括第一非门；

所述第一非门的输入端连接所述防共态导通电路的第一输出端，所述第一非门的输出端连接所述反向驱动电路的输入端。

4.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述第二波形整理电路包括第二非门和第三非门；

所述第二非门与第三非门串联，所述第二非门的输入端连接所述防共态导通电路的第二输出端，所述第三非门的输出端连接所述正向驱动电路的输入端。

5.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述反向驱动电路包括第四电阻、第六电阻、第七电阻、第八电阻、第九电阻、第三电容、第一场效应管、第三场效应管、第一电源输入端和第三电源输入端；

所述第一波形整理电路的输出端连接所述第三电容一端，所述第三电容另一端分别连接第一场效应管的G端和所述第四电阻一端；所述第四电阻另一端分别连接所述第一电源输入端和所述第一场效应管的S端；所述第一场效应管的D端连接所述第六电阻一端，所述第六电阻另一端分别连接所述第七电阻一端和所述第三场效应管的G端；所述第三场效应管的S端连接所述第八电阻一端，所述第三场效应管的D端分别连接所述第九电阻一端、所述正向驱动电路的输出端和所述驱动信号输出端；所述第三电源输入端分别连接所述第七电阻的另一端、所述第八电阻另一端和所述第九电阻另一端。

6.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述正向驱动电路包括第五电阻、第二场效应管以及第二电源输入端；

所述第二波形整理电路的输出端分别连接所述第二场效应管的G端和所述第五电阻一端；所述第五电阻另一端分别连接所述第二场效应管的S端和所述第二电源输入端，所述第二场效应管的D端连接所述驱动信号输出端。

7.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述标准波形为矩形波。

8.根据权利要求1所述的大功率PIN管高速驱动电路，其特征在于，所述第一波形整理电路或第二波形整理电路为四非门逻辑电路。

9.根据权利要求5所述的大功率PIN管高速驱动电路，其特征在于，所述第一场效应管和所述第三场效应管为P沟道场效应开关管。

10.根据权利要求6所述的大功率PIN管高速驱动电路，其特征在于，所述第二场效应管为N沟道场效应开关管。

Images