CN213027815U - 一种飞行控制器电源模块及飞行控制器 - Google Patents

Abstract

本实用新型公开了一种飞行控制器电源模块及飞行控制器，用于将外部传感器采集的飞行信息写入外部存储模块中，还用于读取外部存储模块中存储的飞行信息，包括电源模块、外部传感器以及外部存储模块，还包括控制模块以及外部内存模块；电源模块用于为控制模块、外部存储模块、外部传感器以及外部内存模块供电；控制模块用于将飞行信息进行数字滤波运算后更新，获得更新后的飞行信息；外部内存模块用于将更新后的飞行信息进行存储，获得暂存飞行信息；控制模块还用于获取暂存飞行信息后；本实用新型提供的高速存储飞行控制器通过FPGA将导航控制与系统维护、数据存储分开的方式提高了控制器的响应速度，实现了SD卡的高速存储。

Description

一种飞行控制器电源模块及飞行控制器

技术领域

本实用新型涉及飞行控制器，具体涉及一种飞行控制器电源模块及飞行控制器。

背景技术

存储无人机飞行控制期间的飞行信息，对无人机控制问题分析、开发新一代控制器具有重要的使用参考价值；传统飞行控制器常常会出现电压不稳以及杂波影响，导致控制器对无人机的控制精度降低，系统响应速度降低；

传统飞行控制器多基于ARM处理器采用文件系统(RTOS,uCOS) 将飞行信息存储到外部SD卡中，受限于处理器主频，文件系统刷新频率，导致飞行信息存储的速度远远低于高速SD卡能写入的速度，并且过高的存储通讯速率，会直接影响导航控制算法的执行，外部传感器数据的采集，使系统的控制率下降，对无人机控制精度、系统响应速度造成影响。

发明内容

本实用新型的目的在于提供一种飞行控制器电源模块，用以解决现有技术中的飞行控制器的电源模块的容易出现电压不稳以及杂波影响，使得对无人机的控制率低的问题。

本实用新型的目的在于提供一种飞行控制器，用以解决现有技术中的飞行控制器读写效率不高，导致对无人机的控制率低的问题。

为了实现上述任务，本实用新型采用以下技术方案：

一种飞行控制器电源模块，包括滤波子模块、电源监控子模块以及降压子模块；所述的电源模块还包括电源保护子模块；

所述的电源保护子模块用于防止输入电压短路、过冲及反接，获得保护电压；

所述的滤波子模块用于对所述的保护电压进行滤波，获得滤波电压；

所述的电源监控子模块用于监控电源状态；

所述的降压子模块用于对所述的滤波电压进行降压，获得输出电压；

所述的电源保护子模块包括保险丝电路、防过冲电路以及防反接电路；

所述的保险丝电路包括保险丝F1；

所述的防过冲电路包括TVS管D2；

所述的防反接电路包括场效应管Q1以及连接在场效应管Q1的栅极与源极之间的二极管D1；

所述的防反接电路还包括与所述TVS管D2并联的电阻R1以及电阻R3，电阻R1的一端还与场效应管Q1的源极连接。

进一步地，所述的滤波子模块包括π型滤波电路。

进一步地，所述的电源监控子模块包括电流检测芯片U33、SHUNT 电阻以及滤波电容。

进一步地，所述的降压子模块包括前置滤波电容C38、降压芯片U7、与所述降压芯片U7连接的降压电路以及输出滤波电容C39。

一种飞行控制器，用于将外部传感器采集的飞行信息写入外部存储模块中，还用于读取所述外部存储模块中存储的飞行信息，包括外部传感器、外部存储模块、控制模块以及外部内存模块；其特征在于，还包括所述的飞行控制器电源模块；

所述的飞行控制器电源模块用于为所述的控制模块、外部存储模块、外部传感器以及外部内存模块供电；

所述的控制模块用于将所述的飞行信息进行数字滤波，获得更新后的飞行信息；

所述的外部内存模块用于将所述更新后的飞行信息进行存储，获得暂存飞行信息；

所述的控制模块还用于获取所述暂存飞行信息后，向所述的外部存储模块中读写存档飞行信息；

所述的控制模块为FPGA。

进一步地，所述的控制模块包括数据预处理子模块、数据更新子模块、数据存储子模块以及数据读写子模块；

所述的数据预处理子模块用于读取所述外部传感器中的飞行信息进行数字滤波运算后，获得预处理后的飞行信息；

所述的数据更新子模块用于将预处理后的飞行信息暂存到外部内存模块，获得更新后的暂存飞行信息；

所述的数据存储子模块用于从外部内存模块读取所述暂存飞行信息后，获得存档飞行信息；

所述的数据存储子模块还用于向所述的数据读写子模块发送控制命令，所述的控制命令包括读取或写入；

所述的数据读写子模块用于根据所述的控制命令向所述的外部存储模块中读写所述存档飞行信息。

进一步地，所述的数据读写子模块包括双口RAM以及存储控制器；

所述的双口RAM用于暂存所述的存档飞行信息；

所述的存储控制器用于根据所述的控制命令将暂存的存档飞行信息写入所述的外部存储模块中；

所述的存储控制器还用于根据所述的控制命令从所述的外部存储模块中读取存储的飞行信息。

进一步地，所述的存储控制器包括数据发送单元、数据接收单元、命令发送单元以及命令接收单元；

所述的命令发送单元用于将所述的控制命令转发给所述的外部存储模块；

所述的命令接收单元用于接收所述外部存储模块返回的响应命令；

所述的数据发送单元用于将所述的暂存的存档飞行信息写入所述的外部存储模块；

所述的数据接收单元用于从所述的外部存储模块中读取存储的飞行信息。

本实用新型与现有技术相比具有以下技术效果：

本实用新型提供的飞行控制器电源模块通过设置了电源保护子模块保持整个控制器的电源稳定，设置了滤波子模块保持输入至系统的中电源没有杂波影响；

本实用新型提供的飞行控制器电源模块通过在电源输入口添加保险丝防止短路，TVS管防止电源过冲以及P-MOSFET场效应管防止电源反接，π型滤波电路滤除电源高频干扰；

本实用新型提供的飞行控制器电源模块通过设计了电源监控模块检测电源状态，从而能够保证电源工作的稳定性；

4、本实用新型提供的飞行控制器将FPGA作为控制模块，利用FPGA 的并行性，实现了SD卡的高速存储，经测试本设计中SD卡高速数据存储平均写入速度可达25Mbyte/s，远远高于传统飞行控制器数据存储速率。

附图说明

图1为本实用新型的一个实施例中提供的电源保护子模块以及滤波子模块内部电路结构图；

图2为本实用新型的一个实施例中提供的电源监控模块内部电路结构图；

图3为本实用新型的一个实施例中提供的降压子模块内部电路结构图；

图4为本实用新型的一个实施例中提供的电压转换模块内部电路结构图；

图5为本实用新型提供的高速存储飞行控制器内部结构示意图；

图6为本实用新型提供的数据读写子模块内部结构示意图；

图7为本实用新型的一个实施例中提供的高速存储飞行控制器内部结构示意图；

图8为本实用新型的一个实施例中提供的数据读写子模块内部结构示意图。

具体实施方式

实施例一

在本实施例中提供了一种飞行控制器电源模块，包括滤波子模块、电源监控子模块以及降压子模块；所述的电源模块还包括电源保护子模块；

所述的电源保护子模块用于防止输入电压短路、过冲及反接，获得保护电压；

所述的滤波子模块用于对所述的保护电压进行滤波，获得滤波电压；

所述的电源监控子模块用于监控电源状态；

所述的降压子模块用于对所述的滤波电压进行降压，获得输出电压；

所述的电源保护子模块包括保险丝电路、防过冲电路以及防反接电路；

所述的保险丝电路包括保险丝F1；

所述的防过冲电路包括TVS管D2；

所述的防反接电路包括场效应管Q1以及连接在场效应管Q1的栅极与源极之间的二极管D1；

所述的防反接电路还包括与所述TVS管D2并联的电阻R1以及电阻R3，电阻R1的一端还与场效应管Q1的源极连接。

在本实施例中，如图1所示，系统供电输入J13满足10-26V直流输入，其中VCC_BAT是外部输入直流电源，设置了电源保护子模块保持整个控制器的电源稳定，设置了滤波子模块保持输入至系统的中电源没有杂波影响，电源监控子模块监控电源状态，降压子模块用于将 10-26V的电压转换成3.3V电源供给控制模块、外部存储模块、外部传感器及外部内存模块。

在本实施例中，如图1所示，电源输入口添加保险丝防止短路， TVS管防止电源过冲以及P-MOSFET场效应管防止电源反接，π型滤波电路滤除电源高频干扰。

在本实施例中，保险丝F1选用4A/125V的保险丝，TVS管D2选用SM6T68CA型TVS管，场效应管Q1选用FDMS86163P型场效应管，电阻R1以及R3均选用49.9K电阻，二极管D1选用BZX384-C12二极管。

可选地，所述的滤波子模块包括π型滤波电路。

在本实施例中，如图1所示，π型滤波电路包括电容C1、C2、C3 以及C4，还包括并联的电感B1和B2，其中电容C1、C2、C3以及C4 均选用0.1uF电容，电感B1和B2均选用FE_BEAD60Ohm@100MHz的电感。

可选地，所述的电源监控子模块包括电流检测芯片U33，SHUNT电阻以及滤波电容。

在本实施例中，如图2所示，电流检测芯片U33选用TI的INA202AIDGKR电流检测芯片，电流检测芯片U33包括8个端口，分别是供电输入VS,输出电压OUT,比较输入CMPIN,电源地GND,复位引脚RESET,比较输出CMPOUT,SHUNT底侧，SHUNT高侧。

在本实施例中，经过0.1uF的前置滤波电容C203滤波后的输入电压VCC3V3_SYS接入供电输入端VS,VCCIN电源接入到SHUNT高侧端口，在SHUNT底侧端口与SHUNT高侧端口之间并联0.006欧姆的SHUNT电阻RS1,在输出电压OUT端口与比较输入CMPIN端口之间并联20K电阻R150,比较输入CMPIN端口通过10K电阻R149接地，电源地端口接地。

可选地，降压子模块包括前置滤波电容C38、降压芯片U7、与降压芯片U7连接的降压电路以及输出滤波电容C39。

在实施例中，如图3所示，降压芯片U7选用TI的TPS7A7300RGWR 电源芯片产生系统使用的3.3V电源，降压芯片U7包括20个端口，分别是电源输入IN_1，电源输入IN_2，电源输入IN_3，使能端EN，软启动端SS，电压设置端50mV，电压设置端100mV，电压设置端200mV，电压设置端400mV，电压设置端800mV，电压设置端1.6V，空闲端NC，接地端GND_1，接地端GND_2，大面积接地端EPAD，电压输出端OUT_1，电压输出端OUT_2，电压输出端OUT_3，输出电压感应输入端SNS，反馈端FB以及高电平端PG。

在本实施例中，经过10uF的前置滤波电容C38滤波后的输入电压端VCC5V0-SYS接入电源输入IN_1，电源输入IN_2，电源输入IN_3，在输入电压端VCC5V0_SYS与使能端EN之间连接有10K的电阻R26，在软启动端SS与地之间连接有0.1uF的电容C42，电压输出端OUT_1，电压输出端OUT_2，电压输出端OUT_3共同输出VCC3V3-SYS的3.3V 电压输出端，接地端GND_1、接地端GND_2与大面积接地端EPAD供地，输出电压感应输入端SNS与电压输出端连接，在反馈端FB与电压输出端之间还连接有220pF的电容C40。

输出滤波电容C39选用10uF电容。

由于SD卡接口电平为3.3V，而FPGA相应BANK电平为1.8V，所以需要电平转化，因此在外部存储模块与控制模块之间还设置了电平转换模块。

如图4所示，电平转换模块包括电平转换芯片U12，电平转换芯片选用TXS02612RTWR型，电平转换芯片U12包括电源输入端VCCA，输入数据端DAT0A，输入数据端DAT1A，输入数据端DAT2A，输入数据端DAT3A，输入时钟端CLKA，输入命令端CMDA，选择端SEL，接地端GND_1，接地端GND_2，接地端EPAD，第一电源输出端VCCB0，第一输出数据端DAT0B0，第一输出数据端DAT1B0，第一输出数据端 DAT2B0，第一输出数据端DAT3B0，第一输出时钟端CLKB0，第一输出命令端CMDB0,第二电源输出端VCCB1，第二输出数据端DAT0B1，第二输出数据端DAT1B1，第二输出数据端DAT2B1，第二输出数据端 DAT3B1，第二输出时钟端CLKB1，第二输出命令端CMDB1。

在电源输入端VCCA连接有输入电源VCC1V8，输入电源VCC1V8通过0.1uF电容C134接地，输入数据端DAT0A与控制模块XC7Z010的 SDO_D0连接，输入数据端DAT1A与控制模块XC7Z010的SDO_D1连接，输入数据端DAT2A与控制模块XC7Z010的SDO_D2连接，输入数据端DAT3A与控制模块XC7Z010的SDO_D3连接，输入时钟端CLKA与控制模块XC7Z010的SDO_CLK连接，输入命令端CMDA与控制模块XC7Z010 的SDO_CMD连接，选择端SEL与控制模块XC7Z010的SDCARD_CD连接，选择端SEL还通过4.7K电阻R78接地，接地端GND_1、接地端GND_2 以及接地端EPAD共地。

第一电源输出端VCCB0与第二电源输出端VCCB1连接后，输出 VCC3V3_SDCARD的输出电源，在输出电源与第一电源输出端VCCB0之间连接有并联的电容C133以及电容C135，电容C133与电容C135均选用0.1uF电容；

第一输出数据端DAT0B0与外部存储器(SD卡)的输入端 SDCARD_IO0连接，第一输出数据端DAT1B0与外部存储器(SD卡)的输入端SDCARD_IO1连接，第一输出数据端DAT2B0与外部存储器(SD 卡)的输入端SDCARD_IO2连接，第一输出数据端DAT3B0与外部存储器(SD卡)的输入端SDCARD_IO3连接，第一输出时钟端CLKB0与外部存储器(SD卡)的时钟端SDCARD_CLK连接，第一输出命令端CMDB0 与外部存储器(SD卡)的控制端SDCARD_CMD连接。

第二输出数据端DAT0B1与SD卡座J4的数据输入端SDIO_IO0连接，第二输出数据端DAT1B1与SD卡座J4的数据输入端SDIO_IO1连接，第二输出数据端DAT2B1与SD卡座J4的数据输入端SDIO_IO2连接，第二输出数据端DAT3B1与SD卡座J4的数据输入端SDIO_IO3连接，第二输出时钟端CLKB1与SD卡座J4的时钟端SDIO_CLK连接，第二输出命令端CMDB1与SD卡座J4的控制端SDIO_CMD连接。

在本实施例中，输出电源VCC3V3_SDCARD还通过4.7K的电阻R79 与SDCARD_CMD连接，输出电源VCC3V3_SDCARD还通过4.7K的电阻 R80与SDIO_CMD连接。

实施例二

在本实施例中飞行信息是指横滚角、俯仰角、偏航角、相对起飞点高度、水平速度、垂直速度、相对起飞点距离、维度、经度、海拔高度、卫星数、电压、状态位、当前架次飞行时间以及电池类型。

如图5所示，在本实施例中公开了一种高速存储飞行控制器，用于将外部传感器采集的飞行信息写入外部存储模块中，还用于读取外部存储模块中存储的飞行信息，包括电源模块以及控制模块，还包括外部内存模块、外部存储模块以及外部传感器；

电源模块用于为控制模块、外部存储模块、外部传感器以及外部内存模块供电；

控制模块用于将飞行信息进行数字滤波运算，获得更新后的飞行信息；数字滤波包括均值滤波、加权滤波、卡尔曼滤波。

外部内存模块用于将更新后的飞行信息进行存储，获得暂存飞行信息；

控制模块还用于获取暂存飞行信息后，向外部存储模块中读写存档飞行信息。

在本实施例中提供的高速存储飞行控制器专门用于解决现有技术中的飞行控制器读写速度低的问题，利用控制模块采集飞行信息，并将飞行信息存入到外部存储模块中，并且还利用控制模块从外部存储模块中读入飞行信息。

可选地，控制模块包括数据预处理子模块、数据更新子模块、数据存储子模块以及数据读写子模块；

所述的数据预处理子模块用于读取所述外部传感器中的飞行信息进行数字滤波运算后，获得预处理后的飞行信息；

数据更新子模块用于更新预处理后的飞行信息，获得更新后的飞行信息；

数据存储子模块用于暂存飞行信息后，获得存档飞行信息；

数据存储子模块还用于向数据读写子模块发送控制命令，控制命令包括读取或写入；

数据读写子模块用于根据控制命令向外部存储模块中读写存档飞行信息。

为了提高对外部存储模块的读写速度，在本实施例中，控制模块中设置了专用于外部存储模块的数据读写子模块。

在本实施例中，数据预处理子模块用于读取所述外部传感器中的飞行信息进行数字滤波运算后，获得预处理后的飞行信息；

数据预处理子模块首先读取外部传感器模块中的飞行信息，获得飞行信息；数据预处理子模块再对飞行信息进行数字滤波运算，进行数字滤波的作用是剔除数据中的毛刺以及干扰因素；

数据更新模块的作用是将预处理后的飞行信息进行转化，使之符合外部内存模块规定的数据类型，从而在外部内存模块中能够快速的存储；

数据存储模块的作用是向数据读写模块下达指令，如果需要存储飞行信息，数据存储模块从外部内存模块中直接读取飞行信息，将飞行信息以及控制命令(写入)一起发送给数据读写子模块；如果需要读取飞行信息，那么直接将控制命令(读取)发送给数据读写子模块；

数据读写子模块作为数据以及控制命令的中转站，用于接收由数据存储模块发来的飞行信息，用于接收由外部存储模块发来的存储的飞行信息；用于接收由数据存储模块发来的控制命令后转发给外部存储模块，再接收由外部存储模块返回来的应答命令。

可选地，控制模块为FPGA。

在本实施例中，飞行控制器包括FPGA模块、外部内存模块、外部存储模块以及外部传感器；

其中如图7所示，FPGA模块采用xilinx Zynq-7000系列XC7Z010 芯片。

其中外部内存模块采用512MB DDR3L内存，由2片镁光 MT41K128M16JT-125IT:K组成。

外部内存访问使用xilinx官方提供的关于DDR3 Controller IP 核例化实现。

外部存储模块为SD卡，SD卡数据存取是按照BLOCK(扇区)进行读写的，每个BLOCK大小为固定的512byte(字节)。采用xilinx官方提供的SDIO Controller IP核实现SD卡数据存取协议，外部SD卡访问采用四线SDIO模块，需要使用7个PL侧IO模拟SDIO通讯协议，首先进行SD卡的初始化控制，主要完成SD卡内部初始化寄存器的设置，卡工作状态监测，数据总线位宽设置等工作，该控制流程仅在 SD卡上电后进行一次。其次是SD卡读写控制，主要完成SD卡读写初始BLOCK设置，块读写数量设置，读写操作的启动和终止操作。

数据预处理子模块由FPGA逻辑单元完成并将数据存储于FPGA寄存器中，由PL经内部AXI总线传输至PS侧的数据更新子模块进行处理。

数据更新子模块为FPGA内部的处理器1，数据存储子模块为FPGA 的处理器0，处理器0和处理器1基于ARM Cortex-A9核，主频最高 866Mhz。FPGA中处理器0单独进行系统维护、飞行信息的存储。FPGA 中处理器1负责导航控制及相关传感器的数据更新。处理器0与处理器1之间通讯通过外部内存模块共享内存方式实现。

可选地，数据读写子模块包括双口RAM以及存储控制器；

双口RAM用于暂存存档飞行信息，使用xilinx官方提供的IP核例化实现；

存储控制器用于根据控制命令将暂存的存档飞行信息写入外部存储模块中；

存储控制器还用于根据控制命令从外部存储模块中读取存储的飞行信息。

如图6所示，在本实施例中，双口RAM的作用相当于一个大容量的FIFO，大小为1KB字节，保证从外部内存模块中读取的数据不会丢失。

可选地，存储控制器包括数据发送单元、数据接收单元、命令发送单元以及命令接收单元；

命令发送单元用于将控制命令转发给外部存储模块；

命令接收单元用于接收外部存储模块返回的响应命令；

数据发送单元用于将暂存的存档飞行信息写入外部存储模块；

数据接收单元用于从外部存储模块中读取存储的飞行信息。

在本实施例中，数据存储模块发送了读取的控制命令，数据读写子模块中命令发送单元向外部存储模块发送读取的指令，此时外部存储模块进行应答表示可以读取，读写子模块的命令接收单元接收到这个应答命令后；此时再由数据读写子模块的命令发送单元发送具体读取的命令，此时外部存储模块根据具体读取的命令，取出存储的飞行信息后，把存储的飞行信息发送给数据读写子模块的数据接收单元，完成了数据读取的过程。

再例如，数据存储模块发送了写入的控制命令，并将飞行信息也发送给了数据读写子模块，此时数据读写子模块的命令发送单元首先向外部存储模块发送写入指令，等待外部存储模块应答，命令接收单元接收到外部存储模块的应答指令后，数据读写模块的命令发送单元再次发送存储位置的命令并且利用数据发送单元将飞行信息发送给外部存储模块，完成了数据写入的功能。

FPGA中处理器1将飞行信息实时更新存储在共享内存中，处理器 0直接从共享内存中读取飞行信息，后将信息通过内部AXI总线高速存储在PL侧中的双口RAM中。

如图8所示，数据读写子模块为SD卡控制器，SD卡控制器则从双口RAM中读取数据并存储于外部SD卡中。SD卡控制器模块主要包括时钟发生、数据发送、数据接收、命令发送和命令接收，此外还有 CRC校验模块。处理器0向这些模块发送控制指令，并读取各个模块的状态信息，从而完成SD卡命令和数据传输。其中，时钟发生模块从系统时钟分频得到SD卡50MHz读写时钟；数据接收、发送模块结合CRC16校验，完成四线SDIO数据的传输，数据传输起止可以由处理器0控制，但数据传输过程不需要处理器0参与。命令发送和接收模块主要对处理器0发送的SD卡控制指令进行CRC7校验，并串转化和时序生成，相当于是把处理器0的控制命令翻译成SD卡可以接收的格式然后发送给SD卡，并接收SD卡返回的应答命令。

Claims (8)

1.一种飞行控制器电源模块，包括滤波子模块、电源监控子模块以及降压子模块；其特征在于，所述的电源模块还包括电源保护子模块；

所述的电源保护子模块用于防止输入电压短路、过冲及反接，获得保护电压；

所述的滤波子模块用于对所述的保护电压进行滤波，获得滤波电压；

所述的电源监控子模块用于监控电源状态；

所述的降压子模块用于对所述的滤波电压进行降压，获得输出电压；

所述的电源保护子模块包括保险丝电路、防过冲电路以及防反接电路；

所述的保险丝电路包括保险丝F1；

所述的防过冲电路包括TVS管D2；

所述的防反接电路包括场效应管Q1以及连接在场效应管Q1的栅极与源极之间的二极管D1；

所述的防反接电路还包括与所述TVS管D2并联的电阻R1以及电阻R3，电阻R1的一端还与场效应管Q1的源极连接。

2.如权利要求1所述的飞行控制器电源模块，其特征在于，所述的滤波子模块包括π型滤波电路。

3.如权利要求1所述的飞行控制器电源模块，其特征在于，所述的电源监控子模块包括电流检测芯片U33、SHUNT电阻以及滤波电容。

4.如权利要求1所述的飞行控制器电源模块，其特征在于，所述的降压子模块包括前置滤波电容C38、降压芯片U7、与所述降压芯片U7连接的降压电路以及输出滤波电容C39。

5.一种飞行控制器，用于将外部传感器采集的飞行信息写入外部存储模块中，还用于读取所述外部存储模块中存储的飞行信息，包括外部传感器、外部存储模块、控制模块以及外部内存模块；其特征在于，还包括如权利要求1-4任一项权利要求所述的飞行控制器电源模块；

所述的飞行控制器电源模块用于为所述的控制模块、外部存储模块、外部传感器以及外部内存模块供电；

所述的控制模块用于将所述的飞行信息进行数字滤波，获得更新后的飞行信息；

所述的外部内存模块用于将所述更新后的飞行信息进行存储，获得暂存飞行信息；

所述的控制模块还用于获取所述暂存飞行信息后，向所述的外部存储模块中读写存档飞行信息；

所述的控制模块为FPGA。

6.如权利要求5所述的飞行控制器，其特征在于，所述的控制模块包括数据预处理子模块、数据更新子模块、数据存储子模块以及数据读写子模块；

所述的数据预处理子模块用于读取所述外部传感器中的飞行信息进行数字滤波运算后，获得预处理后的飞行信息；

所述的数据更新子模块用于将预处理后的飞行信息暂存到外部内存模块，获得更新后的暂存飞行信息；

所述的数据存储子模块用于从外部内存模块读取所述暂存飞行信息后，获得存档飞行信息；

所述的数据存储子模块还用于向所述的数据读写子模块发送控制命令，所述的控制命令包括读取或写入；

所述的数据读写子模块用于根据所述的控制命令向所述的外部存储模块中读写所述存档飞行信息。

7.如权利要求6所述的飞行控制器，其特征在于，所述的数据读写子模块包括双口RAM以及存储控制器；

所述的双口RAM用于暂存所述的存档飞行信息；

所述的存储控制器用于根据所述的控制命令将暂存的存档飞行信息写入所述的外部存储模块中；

所述的存储控制器还用于根据所述的控制命令从所述的外部存储模块中读取存储的飞行信息。

8.如权利要求7所述的飞行控制器，其特征在于，所述的存储控制器包括数据发送单元、数据接收单元、命令发送单元以及命令接收单元；

所述的命令发送单元用于将所述的控制命令转发给所述的外部存储模块；

所述的命令接收单元用于接收所述外部存储模块返回的响应命令；

所述的数据发送单元用于将所述的暂存的存档飞行信息写入所述的外部存储模块；

所述的数据接收单元用于从所述的外部存储模块中读取存储的飞行信息。

Images