CN213025338U - 显示屏控制电路及显示屏 - Google Patents

Abstract

本申请提供了一种显示屏控制电路及显示屏，该显示屏控制电路包括：接收卡、时序控制器和驱动电路，接收卡接收到图像数据和时钟信号后，将图像数据发送至驱动电路；将时钟信号发送至时序控制器；时序控制器接收到时钟信号后，将时钟信号经过转换后生成控制信号，然后将控制信号发送至驱动电路；驱动电路接收到图像数据和控制信号后，驱动发光二极管显示图像。本申请提供的显示屏控制电路及显示屏能够减少接收卡与驱动电路之间传输的信号数量，降低信号的相互干扰，增加信号稳定性。

Description

显示屏控制电路及显示屏

技术领域

本申请涉及显示技术领域，尤其涉及一种显示屏控制电路及显示屏。

背景技术

现有的发光二极管(light emitting diode，LED)显示屏控制系统通常包括信号源、发送卡以及LED显示屏。其中，LED显示屏由多个箱体拼接而成，每个箱体包括接收卡、集线器(HUB板)和多个灯板；具体地，信号源、发送卡、接收卡、HUB板和灯板依次连接。

在LED显示屏控制系统中，其信号传输过程如下：由信号源将数据信号发至发送卡，发送卡接收到数据信号后，对数据信号进行处理，然后将处理后的数据通过网线或其他介质发送至接收卡，接收卡收到发送卡提供的数据后，对数据进行扭转、切分等工作，然后将数据经过HUB板发送至各个灯板上的驱动电路，从而完成整个图像的显示过程。

然而，上述的LED显示屏控制系统中，接收卡和灯板上的驱动电路间传送的信号包含多组图像数据、数字时钟信号、数字锁存信号、数字输出使能信号和行选择信号等控制信号，这使得接收卡和驱动电路之间传输的信号数量多，且信号之间存在互相干扰的风险，而干扰情况会影响信号的稳定性，尤其对高频信号的影响更为严重。

实用新型内容

鉴于上述现有技术的不足，本申请的目的在于提供一种显示屏控制电路及显示屏，旨在解决接收卡和驱动电路间传输信号量比较大，且信号之间相互干扰导致信号不稳定的问题。

第一方面，本申请实施例公开了一种显示屏控制电路，包括：接收卡、时序控制器和驱动电路；所述接收卡的第一输出端口和所述时序控制器的输入端口连接，所述接收卡的第二输出端口和所述驱动电路的第一输入端口连接；所述时序控制器的输出端口和所述驱动电路的第二输入端口连接；所述驱动电路的输出端口用于连接发光二极管；其中，所述接收卡用于：将接收的图像数据发送至所述驱动电路，以及用于：将接收的时钟信号发送至所述时序控制器；所述时序控制器用于：将所述时钟信号转换为控制信号，然后将所述控制信号发送至所述驱动电路。

也即，本申请中，接收卡和驱动电路之间仅需要传递图像数据和一个时钟信号两个信号即可，然后再由时序控制器将一个时钟信号转换成驱动发光二极管工作所需要的其他控制信号，从而减少了接收卡和驱动电路之间的信号量，避免了信号之间相互干扰，增加了信号的稳定性。

可选的，在第一方面的一种可能的实施方式中，所述接收卡的第一输入端口还与所述驱动电路的第三输入端口连接；所述接收卡还用于：通过其第一输出端口将时钟信号传输至所述驱动电路的第三输入端口。

在本申请实施例中，接收卡可以将输出的时钟信号分别发送到时序控制器和驱动电路，接收卡输出的时钟信号不经过时序控制器的转换而直接由接收卡发送到驱动电路，也即该时钟信号作为控制信号的一种，直接传输至驱动电路，而无需经过时序控制器再传输至驱动电路，时序控制器仅需要将转换成的其他控制信号传输至驱动电路即可，减轻了时序控制器的工作负担。

可选的，在第一方面的一种可能的实施方式中，还包括：第一连接线和第二连接线；所述第一连接线的两端分别连接所述接收卡的第一输出端口和所述时序控制器的输入端口；所述第二连接线的两端分别连接所述接收卡的第二输出端口和所述驱动电路的第一输入端口。

在本申请实施例中，接收卡通过一条信号线和时序控制器连接，以传输时钟信号；接收卡通过另一条信号线和驱动电路连接，以传输图像数据。接收卡通过一条信号线传输一个时钟信号给时序控制器，再由时序控制器将收到的时钟信号转换成其余控制信号，而通过另一条信号线传输数据信号，共计仅需要两条信号线；由此可见，该种设置，减少了接收卡与时序控制器间的信号走线，降低信号在走线上的损耗，增加信号的稳定性。

可选的，在第一方面的一种可能的实施方式中，还包括：集线器，所述集线器的第一输入端口连接所述接收卡的第一输出端口，所述集线器的第二输入端口连接所述接收卡的第二输入端口；所述集线器的第一输出端口连接所述时序控制器的输入端口，所述集线器的第二输出端口连接所述驱动电路的第一输入端口；其中，所述接收卡用于：通过所述集线器将接收的图像数据发送至所述驱动电路，以及用于：通过所述集线器将接收的时钟信号发送至所述时序控制器。

在本申请实施例中，接收卡连接集线器，集线器用于拓展接口，使得接收卡能与多个驱动电路连接。

可选的，在第一方面的一种可能的实施方式中，所述第一连接线包括第一子线和第二子线，所述第二连接线包括第三子线和第四子线；所述第一子线的两端分别连接所述接收卡的第一输出端口和所述集线器的第一输入端口，所述第二子线的两端分别连接所述集线器的第一输出端口和时序控制电路的输入端口；所述第三子线的两端分别与所述接收卡的第二输出端口和所述集线器的第二输入端口连接，所述第四子线的两端分别与所述集线器的第二输出端口和所述驱动电路的第一输入端口连接。

在本申请实施例中，接收卡和集线器之间通过两段信号线连接，分别传输时钟信号和图像数据，再由集线器将时钟信号发送至各个时序控制器，将图像数据发送至各个驱动电路。在驱动电路设置有多个的情况下，减少了接收卡和集线器之间的线束，以及减少了集线器和驱动电路之间线束，降低了信号在信号走线上的损耗，增加了信号稳定性。

可选的，在第一方面的一种可能的实施方式中，所述集线器的第一输出端口还与所述驱动电路的第三输入端口连接；其中，所述接收卡还用于：通过其第一输出端口将时钟信号经过所述集线器传输至所述驱动电路。

在本申请实施例中，集线器可以直接将收到的时钟信号直接发送到驱动电路，避免了时钟信号在时序控制器的转换，减轻时序控制器的工作负担，同时也减少了驱动电路的等待时间。

可选的，在第一方面的一种可能的实施方式中，还包括：集成电路板，所述集成电路板具有相对设置的第一表面和第二表面；所述驱动电路和所述时序控制器设置在所述第一表面上，所述发光二极管设置在所述第二表面上。

在本申请实施例中，驱动电路和时序控制器设置在同一块电路板的一侧上，从而可以缩短时序控制器与驱动电路之间的距离，那么时序控制器和驱动电路之间的连接线也相应缩短，连接线缩短，则可以减少时序控制器和驱动电路之间的信号在走线上的损耗，进一步增加信号稳定性。

可选的，在第一方面的一种可能的实施方式中，所述接收卡的第二输出端口和所述驱动电路的第一输入端口均为串行数据接口。由此可以使得图像数据高速传输，并且确保图像最终显示的清晰度。

可选的，在第一方面的一种可能的实施方式中，所述时序控制器为可编程逻辑时序控制器。

第二方面，本申请还提供一种显示屏，包括本申请第一方面任一方法中所描述显示屏控制电路。

本申请实施例，通过设计时序控制器将一个时钟信号转换成驱动电路所需的控制信号，减少接收卡与驱动电路之间传输的信号数量，降低了信号之间互相干扰的风险，增加了信号的稳定性。

附图说明

图1为本申请实施例提供的一种显示屏控制电路结构示意图；

图2为本申请实施例提供的一种信号转换时序图；

图3为本申请实施例提供的又一种显示屏控制电路结构示意图；

图4为本申请实施例提供的又一种显示屏控制电路结构示意图；

图5为本申请实施例提供的又一种显示屏控制电路结构示意图；

图6为本申请实施例提供的又一种显示屏控制电路结构示意图；

图7为本申请实施例提供的一种显示屏结构示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

下面对本申请实施例进行详细介绍。

请参阅图1，图1为本申请实施例提供的一种显示屏控制电路，包括：接收卡10、时序控制器20和驱动电路30。

其中，所述接收卡10的第一输出端口a1和所述时序控制器20的输入端口b1连接，所述接收卡10的第二输出端口a2和所述驱动电路30的第一输入端口c1连接；所述时序控制器20的输出端口和所述驱动电路的第二输入端口连接；所述驱动电路30的输出端口用于连接发光二极管40。其中，所述接收卡10用于：将接收的图像数据发送至所述驱动电路30，以及用于：将接收的时钟信号发送至所述时序控制器20；所述时序控制器20用于：将所述时钟信号转换为控制信号，然后将所述控制信号发送至所述驱动电路30。

具体地，所述接收卡10接收到图像数据后，将图像数据发送至所述驱动电路30；所述接收卡10接收到时钟信号后，将所述时钟信号发送至所述时序控制器20；所述时序控制器20接收到所述时钟信号后，将所述时钟信号经过转换后生成控制信号，然后将所述控制信号发送至所述驱动电路30；所述驱动电路30接收到所述图像数据和所述控制信号后，驱动发光二极管40显示图像。可选的，时钟信号可以经过降频或者倍频处理得到控制信号。

在本申请实施例中，接收卡10将接收到的图像数据直接发送到驱动电路30，将接收到的控制信号中的一个时钟信号发送到时序控制器20，时序控制器20通过倍频或者降频的方式将收到的时钟信号转换为所需要的控制信号，再将这些控制信号发送发到驱动电路30，驱动电路30接收到图像数据和控制信号后驱动发光二极40管工作，完成图像显示的过程。也即，本申请中，通过设计时序控制器20将一个时钟信号转换成所需的控制信号，接收卡10与时序控制器20之间只需要传输图像数据和一个时钟信号，共计两个信号即可使得发光二极管40正常工作，达到了减少接收卡10和驱动电路30之间传输的信号数量的目的，降低了信号在传输过程中的损耗，也避免信号之间的互相干扰，增加信号稳定性。

可以理解的是，上述图像数据通过串行数据接口(serial digital interface，SDI)以串行数字信号形式进行传输。也即所述接收卡10的第二输出端口a2和所述驱动电路30的第一输入端口c1均为串行数据接口。采用串行数据接口，可以高速传输图像数据，并且传输的图像数据清晰度也比较高。

上述时钟信号可以为行选择数据时钟信号或者灰阶时钟信号，上述控制信号包括行选择数据时钟信号(data clock，DCLK)、灰阶时钟信号(gray scale clock，GCLK)、数字锁存(latch，LAT)信号、数字输出使能(output enable，OE)信号、寄存器时钟信号(register clock，RCK)、列选择数据时钟信号(data clock，DCK)和帧开始(startvertical，STV)时钟信号。为方便描述，附图和下述内容中，以SDI指代图像数据，DCLK指代行选择数据时钟信号，GCLK指代灰阶时钟信号，LAT指代数字锁存信号，OE指代数字输出使能信号，RCK指代寄存器时钟信号，DCK指代列选择数据时钟信号，STV指代帧开始时钟信号。

对应的，参考图1，以时钟信号为DCLK信号为例，上述时序控制器20的输出端口的数量可以为七个，分别为b2、b3、b4、b5、b6、b7和b8，驱动电路30的第二输入端口包括c2、c3、c4、c5、c6、c7和c8。时序控制器20的输出端口b2与驱动电路30的输出端口c2连接，以传输DCLK信号；时序控制器20的输出端口b3与驱动电路30的输出端口c3连接，以传输GCLK信号；时序控制器20的输出端口b4与驱动电路30的输出端口c4连接，以传输LAT信号；时序控制器20的输出端口b5与驱动电路30的输出端口c5连接，以传输OE信号；时序控制器20的输出端口b6与驱动电路30的输出端口c6连接，以传输RCK信号；时序控制器20的输出端口b7与驱动电路30的输出端口c7连接，以传输DCK信号；时序控制器20的输出端口b8与驱动电路30的输出端口c8连接，以传输STV信号。

当然，本领域技术人员应当理解的是，当时钟信号为行选择数据时钟信号时，控制信号中的行选择数据时钟信号为时钟信号的行选择数据时钟信号的1倍频，也即无需进行增加或降低频率处理，直接将行选择数据时钟信号从时序控制器20再传输至驱动电路30即可。同样的，当时钟信号为灰阶时钟信号时，控制信号中的灰阶时钟信号为作为时钟信号中的灰阶时钟信号的1倍频，也即无需进行增加或降低频率处理，直接将灰阶时钟信号从时序控制器20再传输至驱动电路30即可。

参考图2，以时钟信号DCLK为例，进行信号转换时，由于GCLK频率比DCLK频率高，因此时序控制器20对DCLK进行倍频处理后，则可以得到GCLK(例如，对DCLK进行8倍倍频处理，以得到一个DCLK周期内的GCLK；也就是说一个DCLK周期相对于8个GCLK周期)。由于LAT频率比DCLK频率低，因此时序控制器20对DCLK进行降频处理后(例如，将DCLK的频率降低为原来的三分之一)，可以得到LAT。

举例来说，继续参照图2，DCLK在进行倍频时，一般会延后T1时间后，才进行倍频处理，以得到GCLK，其中，在T3时间时，GCLK结束。

DCLK在进行降频时，DCLK一般会延后T2时间，然后再进行降频处理，以得到LAT，在T4时间时，LAT结束。

需要说明的是，该时间T1至T4具体可以由寄存器进行分配，从而确保信号转换不会乱序，本申请不作具体限定。

需要说明的是，对于其余的信号，诸如OE、RCK、DCK和STV等，其频率均比DCLK低，因此将DCLK降频处理后，也可以得到OE、RCK、DCK和STV等，其处理方式和LAT的方式类似，故，在此不再赘述。

可选的，上述时序控制器20可以是可编程逻辑时序控制器。可编程逻辑时序控制器采用一类可编程的存储器，用于其内部存储程序，执行逻辑运算、顺序控制、定时、计数与算术操作等面向用户的指令，并通过数字或模拟式输入/输出控制各种类型的机械或生产过程。可编程逻辑时序控制器有很强的功能，可以将上述时钟信号转换为上述控制信号。使用可编程逻辑时序控制器完成信号的转换简单方便，容易调试，且可靠性高，抗干扰能力强。

进一步地，参阅图3，在一种实施方式中，为提高传输效率，降低时序控制器20的负担。所述接收卡10的第一输出端口a1还与所述驱动电路30的第三输入端口连接。

此时，所述接收卡10用于通过其第一输出端口a1将时钟信号传输至所述驱动电路30的第三输入端口。

具体的，接收卡10接收到时钟信号后，将时钟信号发送至时序控制器20，同时还将时钟信号发送至驱动电路30。其中，上述驱动电路30的第三输入端口可以为图3中所示的输入端口c2。

上述已经说明，作为时钟信号的行选择数据时钟信号或灰阶时钟信号，经过时序控制器20时，没有经过增加频率或者降低频率处理，直接按照1倍频保持不变传输至驱动电路30。基于此，接收卡10将时钟信号传输至时序控制器20之外，还将时钟信号传输至驱动电路30。那么此时，作为时钟信号的行选择数据时钟信号或灰阶时钟信号，无需经过时序控制器20之后，再传输给驱动电路30。由此可以降低时序控制器20的负担，减少时钟信号到达驱动电路30所走线路，故有效提高了传输效率。

进一步地，请继续参阅图1，本申请实施例提供的显示屏控制电路，还包括第一连接线50以及第二连接线60。

具体地，所述第一连接线50的两端分别连接所述接收卡10的第一输出端口a1和所述时序控制器20的输入端口b1；所述第二连接线60的两端分别连接所述接收卡10的第二输出端口a2和所述驱动电路30的第一输入端口c1。

具体的，所述接收卡10接收到时钟信号后，将所述时钟信号通过所述第一连接线50发送至所述时序控制器20，接收卡10接收到图像数据后，将图像数据通过所述第二连接线60发送至所述驱动电路30。

也即，时钟信号通过第一连接线50进行传输，图像数据通过第二连接线60进行传输，可见，本申请实施例中，仅需要两根连接线，就可以完成信号的传输，以使发光二极管40接收到驱动信号从而开始工作，所采用的的连接线的数量也大幅减少，降低了信号在走线上的损耗，增加了信号的稳定性，进一步地，由于减少了连接线，更利于窄边框的实现，同时还降低了制程工艺的复杂度。

因一般的显示屏多为由显示模组拼接而成，而每一个显示模组都具有一个驱动电路，接收卡10需要将接收到的信号传输至每个驱动电路上。参阅图4，本申请实施例提供的又一种可能实施方式中，显示屏控制电路还包括集线器，该集线器可以为HUB板70，HUB板70的第一输入端口e1连接上述接收卡10的第一输出端口a1，HUB板70的第二输入端口e2连接接收卡10的第二输出端口a2，HUB板70的第一输出端口e3与上述时序控制器20的输入端口b1连接，HUB板70的第二输出端口e4与上述驱动电路30的第一输入端口c1连接。其中，所述接收卡10用于：通过所述HUB板70将接收的图像数据发送至所述驱动电路30，以及用于：通过所述HUB板70将接收的时钟信号发送至所述时序控制器20。

设置HUB板70之后，接收卡10可以向多个驱动电路和时序控制器发送信号。接收卡10通过HUB板70向每个驱动电路和时序控制器发送信号的方式均相同，具体如下：

接收卡10接收时钟信号，将该时钟信号通过接收卡10的第一输出端口a1发送到HUB板70，HUB板70接收到时钟信号后，将时钟信号通过其第一输出端口e3发送到时序控制器20，时序控制器20将接收到的时钟信号通过倍频或降频的方式转换成驱动电路30所需的控制信号，并将得到的控制信号通过时序控制器20的输出端口b2发送到驱动电路30。

接收卡10接收图像数据，将接收到的数据进行图像数据的扭转、切分等工作后，将处理后的图像数据由接收卡10的第二输出端口a2发送至HUB板70，HUB板70将接收到的图像数据由HUB板70的第二输出端口e4发送到驱动电路30，驱动电路30接收到图像数据和控制信号后驱动上述发光二极管40完成图像显示。

本领域技术人员可以理解的是，在该实施方式中，HUB板70用于拓展接口，一个接收卡10可以通过HUB板70与多个驱动电路30以及时序控制器20连接，因此，该处HUB板70的第一输出端口e3指的是HUB板70与时序控制器建立连接且传输时钟信号的端口。当HUB板70与多个时序控制器20连接时，上述HUB板的第一输出端口e3的数量为多个。HUB板70的第二连接端口e4指的是HUB板70与驱动电路30建立连接且传输图像数据的端口。当HUB板70与多个驱动电路连接时，上述HUB板70的第二输出端口e4的数量为多个。

进一步地，请继续参阅图4，所述第一连接线50包括第一子线501和第二子线502，所述第二连接线60包括第三子线601和第四子线602。所述第一子线501的两端分别连接所述接收卡10的第一输出端口a1和所述HUB板70的第一输入端口e1，所述第二子线502的两端分别连接所述HUB板70的第一输出端口e3和时序控制电路20的输入端口b1。所述第三子线601的两端分别与所述接收卡10的第二输出端口a2和所述HUB板70的第二输入端口e2连接，所述第四子线602的两端分别与所述集线器的第二输出端口e4和所述驱动电路30的第一输入端口c1连接。

具体的，接收卡10接收到时钟信号后，将时钟信号通过第一子线501发送至HUB板70，HUB板70将接收到的时钟信号通过第二子线502发送至时序控制器20。接收卡10接收到图像数据后，将图像数据通过第三子线601发送至HUB板70，HUB板70将接收到的图像数据通过第四子线602发送至驱动电路30。

在该实施方式中，HUB板70用于拓展接口，一个接收卡10可以通过HUB板70与多个驱动电路30以及时序控制器20连接，因此，该处第二子线502指的是连接HUB板70与时序控制器20的线束，当HUB板70与多个时序控制器20连接时，第二子线502的数量为多个。第四子线602指的是连接HUB板70与驱动电路30的线束，当HUB板70与多个驱动电路30连接时，第四子线602的数量为多个。

在本申请实施例中，接收卡10和HUB板之间通过两段信号线连接，分别传输时钟信号和图像数据，再由HUB板70将时钟信号发送至各个时序控制器20，将图像数据发送至各个驱动电路30。在驱动电路30设置有多个的情况下，减少了接收卡10和HUB板70之间的线束，以及减少了HUB板70和驱动电路30之间线束，降低了信号在信号走线上的损耗，增加了信号稳定性。

参阅图5，本申请实施例提供的又一种可能实施方式中，上述HUB板的第一输出端口e3还与驱动电路30的第三输入端口连接，其中，所述接收卡10还用于：通过其第一输出端口将时钟信号经过所述HUB板70传输至所述驱动电路30。具体地，HUB板70接收到时钟信号后，将时钟信号发送到时序控制器20之外，还将时钟信号发送至驱动电路30。时序控制器20接收到时钟信号后，将时钟信号通过倍频或者降频的方式转换为其余的控制信号，再将控制信号发送到驱动电路30。与图3中所示的显示屏控制电路相同的原理，那么此时，作为时钟信号的行选择数据时钟信号或灰阶时钟信号，无需经过时序控制器20之后，再传输给驱动电路30。由此可以降低时序控制器20的负担，减少时钟信号到达驱动电路30所走线路，提高了传输效率，减少了信号的损耗，以增加信号的稳定性。

参阅图6，本申请实施例提供的又一种可能实施方式中，显示屏控制电路还包括集成电路板80，其中，所述集成电路板80具有相对设置的第一表面和第二表面；所述驱动电路30和所述时序控制器20设置在所述第一表面上，所述发光二极管40设置在所述第二表面上。在集成电路板80的制程能力下，驱动电路30和时序控制器20可以尽可能的靠近，以进一步缩短二者之间的连接线的长度，增加信号稳定性。

也即，时序控制器20和驱动电路30设置在集成电路板80的同一表面，发光二极管设置在集成电路板的另一表面。由此，可以使得时序控制器20和驱动电路30缩短，从而缩短时序控制器20和驱动电路30之间的连线的长度，由此可以使得时序控制器20向驱动电路30发送控制信号时，控制信号的传输距离变短，可以降低控制信号的损耗，增加信号传输的稳定性。

最后，需要强调的是，时序控制器20将时钟信号转换为控制信号之后，如果转换成的控制信号有多个的情况下，相应的，时序控制器20的输出端口可以设置为多个，驱动电路30的第二输入端口也可以设置为多个。

如图3和图5中所示，时序控制器20的输出端口可以为六个，该六个输出端口分别为b3、b4、b5、b6、b7和b8；驱动电路30的第二输入端口也可以为六个，六个第二输入端口分别为c3、c4、c5、c6、c7和c8。那么，相应的，时序控制器20的六个输出端口b3至b8分别和驱动电路30的六个第二输入端口c3至c8连接。以时钟信号为行选择数据时钟信号为例，时序控制器20的六个输出端口和驱动电路30的六个第二输入端口之间分别传输灰阶时钟信号、数字锁存信号、数字输出使能信号、寄存器时钟信号、列选择数据时钟信号和帧开始时钟信号。

另一方面，参阅图7，本申请实施例还提供了一种显示屏100，包括第一方面所述的任一种显示屏控制电路。

需要说明的是，本申请中的发光二极管可以是单个，也可以是多个，可以是miniLED，也可以是Micro LED或者是OLED。在此，不作具体限定。

应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (10)

1.一种显示屏控制电路，其特征在于，包括：接收卡、时序控制器和驱动电路；

所述接收卡的第一输出端口与所述时序控制器的输入端口连接，所述接收卡的第二输出端口与所述驱动电路的第一输入端口连接；所述时序控制器的输出端口与所述驱动电路的第二输入端口连接；所述驱动电路的输出端口用于连接发光二极管；

其中，所述接收卡用于：将接收的图像数据发送至所述驱动电路，以及用于：将接收的时钟信号发送至所述时序控制器；所述时序控制器用于：将所述时钟信号转换为控制信号，然后将所述控制信号发送至所述驱动电路。

2.根据权利要求1所述的显示屏控制电路，其特征在于，所述接收卡的第一输出端口还与所述驱动电路的第三输入端口连接；

所述接收卡还用于：通过其第一输出端口将时钟信号传输至所述驱动电路的第三输入端口。

3.根据权利要求1所述的显示屏控制电路，其特征在于，还包括：第一连接线和第二连接线；

所述第一连接线的两端分别连接所述接收卡的第一输出端口和所述时序控制器的输入端口；

所述第二连接线的两端分别连接所述接收卡的第二输出端口和所述驱动电路的第一输入端口。

4.根据权利要求3所述的显示屏控制电路，其特征在于，还包括：集线器，所述集线器的第一输入端口连接所述接收卡的第一输出端口，所述集线器的第二输入端口连接所述接收卡的第二输出端口；所述集线器的第一输出端口连接所述时序控制器的输入端口，所述集线器的第二输出端口连接所述驱动电路的第一输入端口；

其中，所述接收卡用于：通过所述集线器将接收的图像数据发送至所述驱动电路，以及用于：通过所述集线器将接收的时钟信号发送至所述时序控制器。

5.根据权利要求4所述的显示屏控制电路，其特征在于，所述第一连接线包括第一子线和第二子线，所述第二连接线包括第三子线和第四子线；

所述第一子线的两端分别连接所述接收卡的第一输出端口和所述集线器的第一输入端口，所述第二子线的两端分别连接所述集线器的第一输出端口和时序控制电路的输入端口；

所述第三子线的两端分别与所述接收卡的第二输出端口和所述集线器的第二输入端口连接，所述第四子线的两端分别与所述集线器的第二输出端口和所述驱动电路的第一输入端口连接。

6.根据权利要求4所述的显示屏控制电路，其特征在于，所述集线器的第一输出端口还与所述驱动电路的第三输入端口连接；

其中，所述接收卡还用于：通过其第一输出端口将时钟信号经过所述集线器传输至所述驱动电路。

7.根据权利要求1至6中任一项所述的显示屏控制电路，其特征在于，还包括：集成电路板，所述集成电路板具有相对设置的第一表面和第二表面；

所述驱动电路和所述时序控制器设置在所述第一表面上，所述发光二极管设置在所述第二表面上。

8.根据权利要求1至6中任一项所述的显示屏控制电路，其特征在于，所述接收卡的第二输出端口和所述驱动电路的第一输入端口均为串行数据接口。

9.根据权利要求1至6中任一项所述的显示屏控制电路，其特征在于，所述时序控制器为可编程逻辑时序控制器。

10.一种显示屏，其特征在于，包括权利要求1至9中任一项所述的显示屏控制电路。

Images