CN212848468U - 一种生长在Si衬底上的LED外延片 - Google Patents

Abstract

本实用新型公开了一种生长在Si衬底上的LED外延片，包括依次生长在Si衬底上的AlN缓冲层、第一GaN缓冲层、第二GaN缓冲层、非掺杂GaN层、n型掺杂GaN层、InGaN/GaN量子阱、电子阻挡层和p型掺杂GaN薄膜；第一GaN缓冲层的上部形成有阵列排布的第一沟槽；第二GaN缓冲层的下部沉积在第一沟槽内，第二GaN缓冲层的上部形成有阵列排布的第二沟槽；第一沟槽和第二沟槽在垂直方向上不重叠；非掺杂GaN层的下部沉积在第二沟槽内。本实用新型所提供的生长在Si衬底上的LED外延片，缺陷密度低、结晶质量好，电学、光学性能好，通过多次刻蚀，增加GaN的横向外延，有效抑制位错往上延伸。

Description

一种生长在Si衬底上的LED外延片

技术领域

本实用新型涉及LED外延片技术领域，尤其涉及一种生长在Si衬底上的LED外延片。

背景技术

发光二极管(LED)作为一种新型固体照明光源和绿色光源，具有体积小、耗电量低、环保、使用寿命长、高亮度、低热量以及多彩等突出特点，在室外照明、商业照明以及装饰工程等领域都具有广泛的应用。当前，在全球气候变暖问题日趋严峻的背景下，节约能源、减少温室气体排放成为全球共同面对的重要问题。以低能耗、低污染、低排放为基础的低碳经济，将成为经济发展的重要方向。在照明领域，LED发光产品的应用正吸引着世人的目光，LED作为一种新型的绿色光源产品，必然是未来发展的趋势。但是现阶段LED的应用成本较高，发光效率较低，这些因素都会大大限制LED向高效节能环保的方向发展。

III族氮化物GaN在电学、光学以及声学上具有极其优异的性质，近几年受到广泛关注。GaN是直接带隙材料，且声波传输速度快，化学和热稳定性好，热导率高，热膨胀系数低，击穿介电强度高，是制造高效的半导体器件，如LED器件的理想材料。目前，GaN基LED的发光效率已经达到28％并且还在进一步的增长，该数值远远高于目前通常使用的白炽灯(约为2％)或荧光灯(约为10％)等照明方式的发光效率。

LED要真正实现大规模广泛应用，需要进一步提高LED芯片的发光效率，同时降低LED芯片的价格。虽然LED的发光效率已经超过日光灯和白炽灯，但是商业化LED发光效率还是低于钠灯(150lm/W)，单位流明/瓦的价格偏高。目前大多数GaN基LED都是基于蓝宝石和SiC衬底上进行外延生长，大尺寸的蓝宝石和SiC衬底价格昂贵，导致LED制造成本高。因此迫切寻找一种价格低廉的衬底材料应用于外延生长GaN基LED外延片；此外，由于异质外延生长GaN基LED外延片存在晶格失配，导致外延生长的GaN层及后续的外延层缺陷密度高，寻找一种合适的缓冲层技术来降低GaN层的缺陷密度，从而提高GaN基LED外延片的性能。

实用新型内容

为了克服现有技术的不足，本实用新型的目的之一在于提供一种生长在Si衬底上的LED外延片，缺陷密度低、结晶质量好，电学、光学性能好。

本实用新型的目的之二在于提供一种生长在Si衬底上的LED外延片的制备方法，通过多次刻蚀，增加GaN的横向外延，有效抑制位错往上延伸，具有生长高晶体质量LED外延片的优点。

本实用新型的目的之一采用如下技术方案实现：

一种生长在Si衬底上的LED外延片，包括生长在Si衬底上的AlN缓冲层，生长在所述AlN缓冲层上的第一GaN缓冲层，生长在所述第一GaN缓冲层上的第二GaN缓冲层，生长在所述第二GaN缓冲层上的非掺杂GaN层，生长在所述非掺杂GaN层上的n型掺杂GaN层，生长在所述n型掺杂GaN层上的InGaN/GaN量子阱，生长在所述InGaN/GaN量子阱上的电子阻挡层，生长在所述电子阻挡层上的p型掺杂GaN薄膜；

所述第一GaN缓冲层的上部形成有阵列排布的第一沟槽；

所述第二GaN缓冲层的下部沉积在所述第一沟槽内，所述第二GaN缓冲层的上部形成有阵列排布的第二沟槽；所述第一沟槽和所述第二沟槽在垂直方向上不重叠；

所述非掺杂GaN层的下部沉积在所述第二沟槽内。

优选地，所述第一沟槽为顶部宽度大于底部宽度的第一梯形条纹沟槽，所述第一梯形条纹沟槽的深度为50～80nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm；所述第二沟槽为顶部宽度大于底部宽度的第二梯形条纹沟槽，所述第二梯形条纹沟槽的深度为100～150nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm。

优选地，所述Si衬底为Si(111)晶向衬底；所述AlN缓冲层的厚度为5～50nm；所述第一GaN缓冲层的厚度为100～300nm；所述第二GaN缓冲层的厚度为300～500nm；所述非掺杂GaN层的厚度为500～800nm；在所述n型掺杂GaN层中，Si掺杂浓度为1×10¹⁷～1×10²⁰cm^-3，所述n型掺杂GaN层的厚度为3～5μm；所述InGaN/GaN量子阱为7～10个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为2～3nm，GaN垒层的厚度为10～13nm；所述电子阻挡层为Al_0.15Ga_0.85N电子阻挡层，所述电子阻挡层的厚度为20～50nm；所述p型掺杂GaN薄膜的厚度为300～350nm。

本实用新型的目的之二采用如下技术方案实现：

一种生长在Si衬底上的LED外延片的制备方法，其特征在于，包括以下步骤：

衬底选取步骤：选取Si衬底；

AlN缓冲层生长步骤：在所述Si衬底上生长AlN缓冲层；

第一GaN缓冲层外延生长步骤：在所述AlN缓冲层上外延生长第一GaN缓冲层；

第二GaN缓冲层外延生长步骤：对所述第一GaN缓冲层进行刻蚀，在所述第一GaN缓冲层的上部刻蚀出阵列排布的第一沟槽；接着，在所述第一GaN缓冲层上生长第二GaN缓冲层，所述第二GaN缓冲层的下部沉积在所述第一沟槽内；

非掺杂GaN层外延生长步骤：对所述第二GaN缓冲层进行刻蚀，在所述第二GaN缓冲层的上部刻蚀出阵列排布的第二沟槽，所述第一沟槽和所述第二沟槽在垂直方向上不重叠；接着，在所述第二GaN缓冲层上生长非掺杂GaN层，所述非掺杂GaN层的下部沉积在所述第二沟槽内；

n型掺杂GaN层外延生长步骤：在所述非掺杂GaN层上外延生长n型掺杂GaN层；

InGaN/GaN多量子阱外延生长步骤：在所述n型掺杂GaN层上外延生长InGaN/GaN多量子阱；

电子阻挡层外延生长步骤：在所述InGaN/GaN多量子阱上外延生长电子阻挡层；

p型掺杂GaN薄膜外延生长步骤：在所述电子阻挡层上外延生长p型掺杂GaN薄膜。

优选地，在所述AlN缓冲层生长步骤中，采用磁控溅射法生长AlN缓冲层，生长温度为400～500℃，AlN缓冲层厚度为5～50nm。

优选地，在所述第一GaN缓冲层外延生长步骤中，采用分子束外延生长法在所述AlN缓冲层上外延生长所述第一GaN缓冲层，所述Si衬底温度的为500～600℃，反应室的压力为4.0～5.0×10^-5Pa，束流比V/III值为30～40，生长速度为0.6～0.8ML/s。

优选地，在所述第二GaN缓冲层外延生长步骤中，采用ICP对所述第一GaN缓冲层进行刻蚀，刻蚀出顶部宽度大于底部宽度的第一梯形条纹沟槽，所述第一梯形条纹沟槽的深度为50～80nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm；接着，采用金属有机化学气相沉积法在所述第一GaN缓冲层上生长第二GaN缓冲层，工艺条件为：反应室压力为50～300torr，Si衬底温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

优选地，在所述非掺杂GaN层外延生长步骤中，采用ICP对所述第二GaN缓冲层进行刻蚀，刻蚀出顶部宽度大于底部宽度的第二梯形条纹沟槽，所述第二梯形条纹沟槽的深度为100～150nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm，所述第二梯形条纹沟槽与所述第一梯形条纹沟槽在垂直方向上不重叠；接着，采用金属有机化学气相沉积法在所述第二GaN缓冲层上生长非掺杂GaN层，工艺条件为：反应室压力为50～300torr，Si衬底温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

优选地，在所述n型掺杂GaN层外延生长步骤中，采用金属有机化学气相沉积法在所述非掺杂GaN层上外延生长n型掺杂GaN层，工艺条件为：反应室压力为50～300torr，Si衬底温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h；所述n型掺杂GaN层中，Si掺杂浓度为1×10¹⁷～1×10²⁰cm^-3。

优选地，在所述InGaN/GaN多量子阱外延生长步骤中，采用金属有机化学气相沉积法在所述n型掺杂GaN层上生长InGaN/GaN多量子阱，工艺条件为：反应室压力为50～300torr，Si衬底温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

优选地，在所述电子阻挡层外延生长步骤中，采用金属有机化学气相沉积法在所述InGaN/GaN多量子阱层上生长Al_0.15Ga_0.85N电子阻挡层，工艺条件为：反应室压力为50～300torr，Si衬底温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

优选地，在所述p型掺杂GaN薄膜外延生长步骤中，采用金属有机化学气相沉积法在所述电子阻挡层上生长p型掺杂GaN薄膜，工艺条件为：反应室压力为50～300torr，Si衬底温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

相比现有技术，本实用新型的有益效果在于：

(1)本实用新型所提供的生长在Si衬底上的LED外延片，通过在缓冲层上设计沟槽图案，在外延生长过程中，首先在沟槽的侧壁形核、生长，随着外延生长的进行，横向生长逐渐明显，位错线横向延伸并合并，随着外延生长的进一步进行，失配位错没有进一步向上延伸。这种人为增加横向过生长的生长模式，降低位错向上延伸，能够进一步降低外延层的缺陷密度，获得高晶体质量的材料，实现高性能外延片的生长，因此有利于提高载流子的辐射复合效率，提高发光二极管的性能。

(2)本实用新型所提供的生长在Si衬底上的LED外延片，能有效减少位错的形成，制备出高质量GaN薄膜，有利提高了载流子的辐射复合效率，降低非辐射复合效率，可大幅度提高发光二极管的性能，有望制备出高效LED的器件。

附图说明

图1为本实用新型实施例1制备的LED外延片截面结构的第一示意图；

图2为本实用新型实施例1制备的LED外延片截面结构的第二示意图；

图3为本实用新型实施例1制备的LED外延片的电致发光(EL)图谱。

图中：10、Si衬底；11、AlN缓冲层；12、第一GaN缓冲层；13、第二GaN缓冲层；14、非掺杂GaN层；15、n型掺杂GaN层；16、InGaN/GaN量子阱；17、电子阻挡层；18、p型掺杂GaN薄膜。

具体实施方式

下面，结合附图以及具体实施方式，对本实用新型做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

如图1-2所示，一种生长在Si衬底上的LED外延片，包括生长在Si衬底10上的AlN缓冲层11，生长在AlN缓冲层11上的第一GaN缓冲层12，生长在第一GaN缓冲层12上的第二GaN缓冲层13，生长在第二GaN缓冲层13上的非掺杂GaN层14，生长在非掺杂GaN层14上的n型掺杂GaN层15，生长在n型掺杂GaN层15上的InGaN/GaN量子阱16，生长在InGaN/GaN量子阱16上的电子阻挡层17，生长在电子阻挡层17上的p型掺杂GaN薄膜18；第一GaN缓冲层12的上部形成有阵列排布的第一沟槽；第二GaN缓冲层13的下部沉积在第一沟槽内，第二GaN缓冲层13的上部形成有阵列排布的第二沟槽；第一沟槽和第二沟槽在垂直方向上不重叠；非掺杂GaN层14的下部沉积在第二沟槽内。

本实用新型实施例所提供的生长在Si衬底上的LED外延片，从下到上依次包括生长在Si衬底10上的AlN缓冲层11、第一GaN缓冲层12、第二GaN缓冲层13、非掺杂GaN层14、n型掺杂GaN层15、InGaN/GaN量子阱16、电子阻挡层17和p型掺杂GaN薄膜18，在这个多层次结构中，Si衬底10是LED的基本结构，其中前4层缓冲层结构是为了获得高晶体质量的GaN薄膜，为生长LED有源层(n层、多量子阱、p层构成)打下基础；采用这种组合方式，包括沟槽结构，就是为了在采用简单缓冲层结构的情况下能够获得高晶体质量的GaN薄膜，而现有技术中不少是通过采用非常复杂的缓冲层结构来降低GaN和Si衬底10之间的失配位错的。

具体地，本实用新型实施例通过设计缓冲层以降低GaN和Si衬底10之间的晶格失配出现的失配位错，其中，由于不能在Si衬底10上直接外延生长GaN(在高温下，Ga会和Si发生回熔刻蚀反应)，所以首先生长一层AlN缓冲层11，然后再生长其他缓冲层，所有缓冲层组合起来也是为了获得高晶体质量的GaN薄膜。本实用新型采用第一GaN缓冲层12和第二GaN缓冲层13，也就是采用两次刻蚀，能够进一步降低位错，提高GaN薄膜的晶体质量。具体地，本实用新型实施例通过在缓冲层上刻蚀设计沟槽图案，在缓冲层的外延生长过程中，人为增加横向过生长的生长模式，降低位错向上延伸，能够进一步降低外延层的缺陷密度，获得高晶体质量的材料，实现高性能外延片的生长。

作为进一步的实施方式，第一沟槽为顶部宽度大于底部宽度的第一梯形条纹沟槽，第一梯形条纹沟槽的深度为50～80nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm；第二沟槽为顶部宽度大于底部宽度的第二梯形条纹沟槽，第二梯形条纹沟槽的深度为100～150nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm。

本实用新型实施例在第一GaN缓冲层12上设置第一梯形条纹沟槽，在第二GaN缓冲层13上设置第二梯形条纹沟槽，有助于GaN在侧壁形核，并在外延生长过程中进一步横向延伸、合并，避免直接向上外延生长，降低失配位错往上延伸。当然，第一沟槽和第二沟槽不限于设置为梯形条纹沟槽，还可以设置为岛状沟槽(类似田字)，将第一沟槽和第二沟槽设置为岛状沟槽同样可以降低外延层的缺陷密度，获得高晶体质量的材料，实现高性能外延片的生长。

本实用新型实施例的第一梯形条纹沟槽和第二梯形条纹沟槽在垂直方向上不重叠，虽然在进行第二次刻蚀前，产品在外延生长一定厚度后，会获得较高晶体质量的薄膜，但是在沟槽生长部位，缺陷密度一般都比较高。而在其他区域，也就是非沟槽区域，由于横向外延生长的作用，位错线密度会逐渐降低，晶体质量相比沟槽区域高。因此在第二次制作沟槽的时避开缺陷密度高的地方，选择缺陷密度低的区域，即第一沟槽和第二沟槽的位置在垂直方向上不重叠。

作为进一步的实施方式，Si衬底10为Si(111)晶向衬底，Si衬底10容易获得，价格便宜，有利于降低生产成本。

作为进一步的实施方式，AlN缓冲层11的厚度为5～50nm；第一GaN缓冲层12的厚度为100～300nm；第二GaN缓冲层13的厚度为300～500nm；非掺杂GaN层14的厚度为500～800nm；在n型掺杂GaN层15中，Si掺杂浓度为1×10¹⁷～1×10²⁰cm^-3，n型掺杂GaN层15的厚度为3～5μm；InGaN/GaN量子阱16为7～10个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为2～3nm，GaN垒层的厚度为10～13nm；电子阻挡层17为Al_0.15Ga_0.85N电子阻挡层，电子阻挡层17的厚度为20～50nm；p型掺杂GaN薄膜18的厚度为300～350nm。

电子阻挡层17就是防止电流注入时电子溢出，电子不能完全被限制在量子阱里进行辐射复合；需要材料的带隙略高于阱层，但是为了避免采用其他材料带来额外的晶格失配，所以采用同类型材料，设置电子阻挡层17为Al_0.15Ga_0.85N电子阻挡层。

本实用新型实施例所提供的生长在Si衬底上的LED外延片，通过在缓冲层上设计沟槽图案，在外延生长过程中，首先在沟槽的侧壁形核、生长，随着外延生长的进行，横向生长逐渐明显，位错线横向延伸并合并，随着外延生长的进一步进行，失配位错没有进一步向上延伸。这种人为增加横向过生长的生长模式，降低位错向上延伸，能够进一步降低外延层的缺陷密度，获得高晶体质量的材料，实现高性能外延片的生长，因此有利于提高载流子的辐射复合效率，提高发光二极管的性能。

另外，本实用新型所提供的生长在Si衬底上的LED外延片，能有效减少位错的形成，制备出高质量GaN薄膜，有利提高了载流子的辐射复合效率，降低非辐射复合效率，可大幅度提高发光二极管的性能，有望制备出高效LED的器件。

一种生长在Si衬底上的LED外延片的制备方法，其特征在于，包括以下步骤：

衬底选取步骤：选取Si衬底10；

AlN缓冲层11生长步骤：在Si衬底10上生长AlN缓冲层11；

第一GaN缓冲层12外延生长步骤：在AlN缓冲层11上外延生长第一GaN缓冲层12；

第二GaN缓冲层13外延生长步骤：对第一GaN缓冲层12进行刻蚀，在第一GaN缓冲层12的上部刻蚀出阵列排布的第一沟槽；接着，在第一GaN缓冲层12上生长第二GaN缓冲层13，第二GaN缓冲层13的下部沉积在第一沟槽内；

非掺杂GaN层14外延生长步骤：对第二GaN缓冲层13进行刻蚀，在第二GaN缓冲层13的上部刻蚀出阵列排布的第二沟槽，第一沟槽和第二沟槽在垂直方向上不重叠；接着，在第二GaN缓冲层13上生长非掺杂GaN层14，非掺杂GaN层14的下部沉积在第二沟槽内；

n型掺杂GaN层15外延生长步骤：在非掺杂GaN层14上外延生长n型掺杂GaN层15；

InGaN/GaN多量子阱外延生长步骤：在n型掺杂GaN层15上外延生长InGaN/GaN多量子阱；

电子阻挡层17外延生长步骤：在InGaN/GaN多量子阱上外延生长电子阻挡层17；

p型掺杂GaN薄膜18外延生长步骤：在电子阻挡层17上外延生长p型掺杂GaN薄膜18。

作为进一步的实施方式，在AlN缓冲层11生长步骤中，采用磁控溅射法生长AlN缓冲层11，生长温度为400～500℃，AlN缓冲层11厚度为5～50nm。

作为进一步的实施方式，在第一GaN缓冲层12外延生长步骤中，采用分子束外延生长法在AlN缓冲层11上外延生长第一GaN缓冲层12，Si衬底10温度的为500～600℃，反应室的压力为4.0～5.0×10^-5Pa，束流比V/III值为30～40，生长速度为0.6～0.8ML/s。

作为进一步的实施方式，在第二GaN缓冲层13外延生长步骤中，采用ICP对第一GaN缓冲层12进行刻蚀，刻蚀出顶部宽度大于底部宽度的第一梯形条纹沟槽，第一梯形条纹沟槽的深度为50～80nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm；接着，采用金属有机化学气相沉积法在第一GaN缓冲层12上生长第二GaN缓冲层13，工艺条件为：反应室压力为50～300torr，Si衬底10温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

作为进一步的实施方式，在非掺杂GaN层14外延生长步骤中，采用ICP对第二GaN缓冲层13进行刻蚀，刻蚀出顶部宽度大于底部宽度的第二梯形条纹沟槽，第二梯形条纹沟槽的深度为100～150nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm，第二梯形条纹沟槽与第一梯形条纹沟槽在垂直方向上不重叠；接着，采用金属有机化学气相沉积法在第二GaN缓冲层13上生长非掺杂GaN层14，工艺条件为：反应室压力为50～300torr，Si衬底10温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

作为进一步的实施方式，在n型掺杂GaN层15外延生长步骤中，采用金属有机化学气相沉积法在非掺杂GaN层14上外延生长n型掺杂GaN层15，工艺条件为：反应室压力为50～300torr，Si衬底10温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h；n型掺杂GaN层15中，Si掺杂浓度为1×10¹⁷～1×10²⁰cm^-3。

作为进一步的实施方式，在InGaN/GaN多量子阱外延生长步骤中，采用金属有机化学气相沉积法在n型掺杂GaN层15上生长InGaN/GaN多量子阱，工艺条件为：反应室压力为50～300torr，Si衬底10温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

作为进一步的实施方式，在电子阻挡层17外延生长步骤中，采用金属有机化学气相沉积法在InGaN/GaN多量子阱层上生长Al_0.15Ga_0.85N电子阻挡层17，工艺条件为：反应室压力为50～300torr，Si衬底10温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

作为进一步的实施方式，在p型掺杂GaN薄膜18外延生长步骤中，采用金属有机化学气相沉积法在电子阻挡层17上生长p型掺杂GaN薄膜18，工艺条件为：反应室压力为50～300torr，Si衬底10温度为1000～1060℃，束流比Ⅴ/Ⅲ为3000～5000，生长速率为2～4μm/h。

本实用新型实施例所提供的生长在Si衬底上的LED外延片的制备方法，多个层的厚度以及制备工艺参数，尤其是在沟槽工艺部分的参数，是为了配合沟槽图案，在外延生长初期有助于在图案的侧壁形核、在外延生长中期有助于横向生长和合并，来获得高晶体质量的薄膜(层)。

本实用新型实施例所提供的生长在Si衬底上的LED外延片的制备方法，采用分子束外延工艺、ICP刻蚀工艺以及金属有机化学气相沉积工艺相结合，先采用分子束外延工艺生长第一GaN缓冲层12，然后采用ICP刻蚀工艺刻蚀出规则沟槽，接着采用金属化学气相沉积工艺有利于GaN在沟槽里成核，并横向生长、合并，使得位错线横向扩展，抑制位错线往上延伸，生长出高晶体质量的GaN薄膜，并制备出高质量InGaN/GaN薄膜，有利提高了载流子的辐射复合效率，可大幅度提高LED的发光效率。

另外，本实用新型实施例采用分子束外延工艺、ICP刻蚀工艺以及金属有机化学气相沉积工艺相结合，制备出了高质量非掺杂GaN层14的厚度为500～800nm；当非掺杂GaN层14的厚度达到500～800nm，GaN处于完全弛豫状态，有利于后期高质量的n型掺杂GaN薄膜的外延生长，有望制备出高效LED的器件。

同时，本实用新型实施例的生长工艺独特而简单易行，具有可重复性。

实施例1

如图1-2所示，本实施例的生长在Si衬底上的LED外延片，包括生长在Si衬底10上的AlN缓冲层11，生长在AlN缓冲层11上的第一GaN缓冲层12，生长在第一GaN缓冲层12上的第二GaN缓冲层13，生长在第二GaN缓冲层13上的非掺杂GaN层1414，生长在非掺杂GaN层14上的n型掺杂GaN层15，生长在n型掺杂GaN层15上的InGaN/GaN量子阱16，生长在InGaN/GaN量子阱16上的电子阻挡层17，生长在电子阻挡层17上的p型掺杂GaN薄膜18。

本实施例的生长在Si衬底上的LED外延片的制备方法，包括以下步骤：

(1)衬底的选取：采用Si(111)晶向衬底；

(2)AlN缓冲层11的生长：采用磁控溅射法(MS)生长AlN缓冲层11，生长温度为400℃，薄膜厚度为5nm，获得AlN缓冲层11；

(3)第一GaN缓冲层12外延生长：采用分子束外延生长工艺，衬底温度为500℃，在反应室的压力为4.0×10^-5Pa、束流比V/III值为30、生长速度为0.6ML/s条件下，在AlN缓冲层11上生长厚度为100nm的第一GaN缓冲层12；

(4)第二GaN缓冲层13外延生长：采用ICP对第一GaN缓冲层12进行刻蚀，刻蚀出顶部宽度大于底部宽度的梯形条纹沟槽，深度为50nm，顶部宽度为100nm，底部宽度为50nm，间隔为100nm；接着，采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为50torr，Si衬底10温度为1000℃，束流比Ⅴ/Ⅲ为3000，生长速率为2μm/h，在第一GaN缓冲层12上生长厚度为300nm的第二GaN缓冲层13；

(5)非掺杂GaN层14的外延生长：采用ICP对第二GaN缓冲层13进行刻蚀，刻蚀出顶部宽度大于底部宽度的梯形条纹沟槽，深度为100nm，顶部宽度为100nm，底部宽度为50nm，间隔为100nm，此时刻蚀的梯形沟槽与步骤(4)刻蚀的沟槽在垂直方向上不重叠；接着，采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为50torr，Si衬底10温度为1000℃，束流比Ⅴ/Ⅲ为3000，生长速率为2μm/h，在得到的第二GaN缓冲层13上生长厚度为500nm的非掺杂GaN层14；

(6)n型掺杂GaN层15的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为50torr，Si衬底10温度为1000℃，束流比Ⅴ/Ⅲ为3000，生长速率为2μm/h条件下，在步骤(5)得到的非掺杂GaN层14上生长厚度为3μm的n型掺杂GaN层15；

(7)InGaN/GaN多量子阱的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为50torr，Si衬底10温度为1000℃，束流比Ⅴ/Ⅲ为3000，生长速率为2μm/h条件下，在步骤(6)得到的n型掺杂GaN层15上生长InGaN/GaN多量子阱；所述InGaN/GaN量子阱16为7个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为2nm，GaN垒层的厚度为10nm；

(8)电子阻挡层17的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为50torr，Si衬底10温度为1000℃，束流比Ⅴ/Ⅲ为3000，生长速率为2μm/h，在步骤(7)得到的InGaN/GaN多量子阱层上生长厚度为20nm的Al_0.15Ga_0.85N电子阻挡层17；

(10)p型掺杂GaN薄膜18的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为50torr，Si衬底10温度为1000℃，束流比Ⅴ/Ⅲ为3000，生长速率为2μm/h条件下，在步骤(8)得到的电子阻挡层17上生长的厚度为300nm的p型掺杂GaN薄膜18。

经测定，本实施例1制备的p型掺杂GaN薄膜18的粗糙度RMS值低于1.6nm；表明获得表明光滑的高质量的p型掺杂GaN薄膜18。

图3为本实用新型实施例1制备出的LED外延片的EL图谱，其电致发光峰为455.6nm，半峰宽为22.2nm，达到目前照明要求水平，显示出了本实用新型制备的LED器件优异的电学性能。

实施例2

本实施例的生长在Si衬底上的LED外延片，包括生长在Si衬底10上的AlN缓冲层11，生长在AlN缓冲层11上的第一GaN缓冲层12，生长在第一GaN缓冲层12上的第二GaN缓冲层13，生长在第二GaN缓冲层13上的非掺杂GaN层1414，生长在非掺杂GaN层14上的n型掺杂GaN层15，生长在n型掺杂GaN层15上的InGaN/GaN量子阱16，生长在InGaN/GaN量子阱16上的电子阻挡层17，生长在电子阻挡层17上的p型掺杂GaN薄膜18。

本实施例的生长在Si衬底上的LED外延片的制备方法，包括以下步骤：

(1)衬底的选取：采用Si(111)晶向衬底；

(2)AlN缓冲层11的生长：采用磁控溅射法(MS)生长AlN缓冲层11，生长温度为500℃，薄膜厚度为50nm，获得AlN缓冲层11；

(3)第一GaN缓冲层12外延生长：采用分子束外延生长工艺，衬底温度为600℃，在反应室的压力为5.0×10^-5Pa、束流比V/III值为40、生长速度为0.8ML/s条件下，在AlN缓冲层11生长厚度为50nm的第一GaN缓冲层12；

(4)第二GaN缓冲层13外延生长：采用ICP对第一GaN缓冲层12进行刻蚀，刻蚀出顶部宽度大于底部宽度的梯形条纹沟槽，深度为80nm，顶部宽度为200nm，底部宽度为100nm，间隔为200nm，采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为300torr，Si衬底10温度为1060℃，束流比Ⅴ/Ⅲ为5000，生长速率为4μm/h，在第一GaN缓冲层12上生长厚度为500nm的第二GaN缓冲层13；

(5)非掺杂GaN层14的外延生长：采用ICP对第二GaN缓冲层13进行刻蚀，刻蚀出顶部宽度大于底部宽度的梯形条纹沟槽，深度为150nm，顶部宽度为200nm，底部宽度为100nm，间隔为200nm，此时刻蚀的梯形沟槽与步骤(4)刻蚀的沟槽在垂直方向上不重叠，采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为300torr，Si衬底10温度为1060℃，束流比Ⅴ/Ⅲ为5000，生长速率为4μm/h，在得到的第二GaN缓冲层13上生长厚度为800nm的非掺杂GaN层14；

(6)n型掺杂GaN层15的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为300torr，Si衬底10温度为1060℃，束流比Ⅴ/Ⅲ为3000，生长速率为4μm/h条件下，在步骤(5)得到的非掺杂GaN层14上生长厚度为5μm的n型掺杂GaN层15；

(7)InGaN/GaN多量子阱的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为300torr，Si衬底10温度为1060℃，束流比Ⅴ/Ⅲ为5000，生长速率为4μm/h条件下，在步骤(6)得到的n型掺杂GaN层15上生长InGaN/GaN多量子阱；所述InGaN/GaN量子阱16为10个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为3nm，GaN垒层的厚度为13nm；

(8)电子阻挡层17的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为300torr，Si衬底10温度为1060℃，束流比Ⅴ/Ⅲ为5000，生长速率为4μm/h，在步骤(7)得到的InGaN/GaN多量子阱层上生长厚度为50nm的Al_0.15Ga_0.85N电子阻挡层17；

(10)p型掺杂GaN薄膜18的外延生长：采用金属有机化学气相沉积工艺，其工艺条件为：反应室压力为300torr，Si衬底10温度为1060℃，束流比Ⅴ/Ⅲ为5000，生长速率为4μm/h条件下，在步骤(8)得到的电子阻挡层17上生长的厚度为350nm的p型掺杂GaN薄膜18。

经测定，本实施例2制备的p型掺杂GaN薄膜18的粗糙度RMS值低于1.6nm；表明获得表明光滑的高质量的p型掺杂GaN薄膜18。

本实施例2制备的生长在Si衬底上的LED外延片EL图谱测试结果与实施例1相似，在此不再赘述。

上述实施方式仅为本实用新型的优选实施方式，不能以此来限定本实用新型保护的范围，本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。

Claims (9)

1.一种生长在Si衬底上的LED外延片，其特征在于，包括生长在Si衬底上的AlN缓冲层，生长在所述AlN缓冲层上的第一GaN缓冲层，生长在所述第一GaN缓冲层上的第二GaN缓冲层，生长在所述第二GaN缓冲层上的非掺杂GaN层，生长在所述非掺杂GaN层上的n型掺杂GaN层，生长在所述n型掺杂GaN层上的InGaN/GaN量子阱，生长在所述InGaN/GaN量子阱上的电子阻挡层，生长在所述电子阻挡层上的p型掺杂GaN薄膜；

所述第一GaN缓冲层的上部形成有阵列排布的第一沟槽；

所述第二GaN缓冲层的下部沉积在所述第一沟槽内，所述第二GaN缓冲层的上部形成有阵列排布的第二沟槽；所述第一沟槽和所述第二沟槽在垂直方向上不重叠；

所述非掺杂GaN层的下部沉积在所述第二沟槽内。

2.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述第一沟槽为顶部宽度大于底部宽度的第一梯形条纹沟槽，所述第一梯形条纹沟槽的深度为50～80nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm。

3.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述第二沟槽为顶部宽度大于底部宽度的第二梯形条纹沟槽，所述第二梯形条纹沟槽的深度为100～150nm，顶部宽度为100～200nm，底部宽度为50～100nm，间隔为100～200nm。

4.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述Si衬底为Si(111)晶向衬底。

5.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述AlN缓冲层的厚度为5～50nm。

6.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述第一GaN缓冲层的厚度为100～300nm；所述第二GaN缓冲层的厚度为300～500nm。

7.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述InGaN/GaN量子阱为7～10个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为2～3nm，GaN垒层的厚度为10～13nm。

8.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述电子阻挡层为Al_0.15Ga_0.85N电子阻挡层，所述电子阻挡层的厚度为20～50nm。

9.如权利要求1所述的生长在Si衬底上的LED外延片，其特征在于，所述p型掺杂GaN薄膜的厚度为300～350nm。

Images