CN212848405U - 集成保护芯片结构 - Google Patents

Abstract

本实用新型提供一种集成保护芯片结构，其包括N型衬底、双向TVS结构、双向TSS结构、第一表面结构和第二表面结构，双向TVS结构设置在N型衬底上，用于线路保护，包括第一P型杂质和第二P型杂质，第一P型杂质和第二P型杂质分别设置在N型衬底两端，双向TSS结构设置在N型衬底上，用于泄放掉双向TVS结构不能承载的大电流，第一表面结构设置在N型衬底一端，用于芯片封装焊接，第二表面结构设置在N型衬底远离第一表面结构的一端，用于芯片封装焊接。本实用新型的集成保护芯片结构成本低，占用线路板空间小。

Description

集成保护芯片结构

技术领域

本实用新型涉及TVS芯片结构领域，特别涉及一种集成保护芯片结构。

背景技术

TVS(Transient Voltage Suppressor，瞬态电压抑制器)管是在稳压管工艺基础上发展起来的一种新产品，当TVS管两端经受瞬间的高能量冲击时，它能以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。TSS(Thyristor Surge Suppressor，电压开关型瞬态抑制二极管)也称为半导体放电管，或者固体放电管等，由于TSS可以吸收电压冲击、电压浪涌，在信号电路的防雷保护中发挥着重要的作用。现有的TVS芯片在应对大电流浪涌电路时一般使用TVS芯片和TSS芯片两颗芯片，成本高，占用线路板空间大，故需要提供一种集成保护芯片结构来解决上述技术问题。

实用新型内容

本实用新型提供一种集成保护芯片结构，以解决现有技术中的TVS芯片在应对大电流浪涌电路时一般使用TVS芯片和TSS芯片两颗芯片，成本高，占用线路板空间大，以及各个部件的分布不够合理的问题。

为解决上述技术问题，本实用新型的技术方案为：一种集成保护芯片结构，其包括：

N型衬底；

双向TVS结构，设置在所述N型衬底上，用于线路保护，包括第一P型杂质和第二P型杂质，所述第一P型杂质和第二P型杂质分别设置在N型衬底两端；

双向TSS结构，设置在所述N型衬底上，用于泄放掉所述双向TVS结构不能承载的大电流；

第一表面结构，设置在所述N型衬底一端，用于芯片封装焊接；

第二表面结构，设置在所述N型衬底远离所述第一表面结构的一端，用于芯片封装焊接。

本实用新型所述的集成保护芯片结构中，所述第一P型杂质一端露出N型衬底，另一端沉入N型衬底中，所述第二P型杂质一端露出N型衬底，另一端沉入N型衬底中。

本实用新型所述的集成保护芯片结构中，所述双向TSS结构包括：

第三P型杂质，与所述第一P型杂质并列设置在所述N型衬底一端，一端露出N型衬底，另一端沉入N型衬底中；

第四P型杂质，与所述第二P型杂质并列设置在所述N型衬底一端，一端露出N型衬底，另一端沉入N型衬底中；

第一N型杂质，设置在所述第三P型杂质上，靠近所述第一P型杂质，一端露出第三P型杂质，另一端沉入第三P型杂质中；

第二N型杂质，设置在所述第四P型杂质上，远离所述第二P型杂质，一端露出第四P型杂质，另一端沉入第四P型杂质中。

本实用新型所述的集成保护芯片结构中，所述第一表面结构包括：

第一钝化层，呈环状设置在所述N型衬底上，用于保护N型衬底与第一P型杂质、第三P型杂质形成的PN结，所述第一钝化层接触N型衬底、第一P型杂质和第三P型杂质；

第一金属电极，覆盖在所述第一钝化层表面，覆盖在所述第一P型杂质、第二P型杂质和第一N型杂质表面，包括第一接电极和第一连接部，所述第一连接部凸出所述第一接电极覆盖在第一钝化层内侧，第一连接部接触所述第一P型杂质、第二P型杂质和第一N型杂质，所述第一金属电极与N型衬底之间通过第一钝化层隔离。

本实用新型所述的集成保护芯片结构中，所述第二表面结构包括：

第二钝化层，呈环状设置在所述N型衬底上，用于保护N型衬底与第二P型杂质、第四P型杂质形成的PN结，所述第二钝化层接触N型衬底、第二P型杂质和第四P型杂质；

第二金属电极，覆盖在所述第二钝化层表面，覆盖在所述第二P型杂质、第二P型杂质和第二N型杂质表面，包括第二接电极和第二连接部，所述第二连接部凸出所述第二接电极覆盖在第二钝化层内侧，第二连接部接触所述第二P型杂质、第二P型杂质和第二N型杂质，所述第二金属电极与N型衬底之间通过第二钝化层隔离。

本实用新型所述的集成保护芯片结构中，所述第一P型杂质和N型衬底接触处形成第一PN结，第二P型杂质和N型衬底接触处形成第一PN结；

所述第三P型杂质和N型衬底接触处形成第二PN结，所述第四P型杂质和N型衬底接触处形成第二PN结；

所述第一N型杂质和第三P型杂质接触处形成第三PN结，所述第二N型杂质和第四P型杂质接触处形成第三PN结。

本实用新型所述的集成保护芯片结构中，所述第一N型杂质上设置有多个第一短路孔，所述第一短路孔一端接触第一金属电极，另一端接触所述第三P型杂质，多个第一短路孔间隔均匀；

所述第二N型杂质上设置有多个第二短路孔，所述第二短路孔一端接触第二金属电极，另一端接触所述第四P型杂质，多个第二短路孔间隔均匀。

本实用新型所述的集成保护芯片结构中，所述第一N型杂质的厚度小于所述第三P型杂质的厚度，第一N型杂质露出第三P型杂质的一端与第三P型杂质表面平齐，第一N型杂质沉入第三P型杂质一端与第三P型杂质沉入所述N型衬底一端存在间隙；

所述第二N型杂质的厚度小于所述第四P型杂质的厚度，第二N型杂质露出第四P型杂质的一端与第四P型杂质表面平齐，第二N型杂质沉入第四P型杂质一端与第四P型杂质沉入所述N型衬底一端存在间隙。

本实用新型所述的集成保护芯片结构中，所述第一P型杂质的厚度小于所述第三P型杂质的厚度，所述第二P型杂质的厚度小于第四P型杂质的厚度。

本实用新型所述的集成保护芯片结构中，所述N型衬底为块状，上下对称，N型衬底一端与所述第一P型杂质、第三P型杂质和第一N型杂质平齐，另一端与所述第二P型杂质、第四P型杂质和第二N型杂质平齐。

本实用新型相较于现有技术，其有益效果为：本实用新型的集成保护芯片结构，在N型衬底材料片上先双面光刻，双面扩散掺杂第三P型杂质、第四P型杂质形成第二PN结，再双面光刻，扩散掺杂第一P型杂质、第二P型杂质形成第一PN结，通过调整第一PN结和第二PN结形成时的掺杂浓度和结深，使第一PN结的击穿电压小于第二PN结的击穿电压；再通过双面光刻，双面扩散掺杂第一N型杂质、第二N型杂质形成TSS结构中发射结(第三PN结)，通过调整形成第三PN结掺杂区的浓度以及第三PN结的结深，设计短路孔结构，可以调整保护芯片结构中TSS的维持电流以及进一步调整TSS的电压，成本低，占用线路板空间小。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，下面描述中的附图仅为本实用新型的部分实施例相应的附图。

图1为本实用新型的集成保护芯片结构的俯视图。

图2为沿图1中A向剖视图。

图3为本实用新型的集成保护芯片结构的去掉第一金属电极的俯视图。

图4为本实用新型的集成保护芯片结构的去掉第二金属电极的仰视图。

其中，1、N型衬底，4、第一表面结构，5、第二表面结构，6、第一PN结，7、第二PN结，8、第三PN结，21、第一P型杂质，22、第二P型杂质，31、第三P型杂质，32、第四P型杂质，33、第一N型杂质，34、第二N型杂质，35、第一短路孔，36、第二短路孔，41、第一钝化层、42、第一金属电极，51、第二钝化层，52、第二金属电极。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。

本实用新型术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

现有技术中的TVS芯片在应对大电流浪涌电路时一般使用TVS芯片和TSS芯片两颗芯片，成本高，占用线路板空间大。

如下为本实用新型提供的一种能解决以上技术问题的集成保护芯片结构的优选实施例。

请参照图1、图2、图3和图4，其中图1为本实用新型的集成保护芯片结构的俯视图，图2为沿图1中A向剖视图，图3为本实用新型的集成保护芯片结构的去掉第一金属电极的俯视图，图4为本实用新型的集成保护芯片结构的去掉第二金属电极的仰视图。

在图中，结构相似的单元是以相同标号表示。

本实用新型提供一种集成保护芯片结构，其包括N型衬底1、双向TVS结构、双向TSS结构、第一表面结构4和第二表面结构5，双向TVS结构设置在N型衬底1上，用于线路保护，包括第一P型杂质21和第二P型杂质22，第一P型杂质21和第二P型杂质22分别设置在N型衬底1两端，双向TSS结构设置在N型衬底1上，用于泄放掉双向TVS结构不能承载的大电流，第一表面结构4设置在N型衬底1一端，用于芯片封装焊接，第二表面结构5设置在N型衬底1远离第一表面结构4的一端，用于芯片封装焊接。第一P型杂质21一端露出N型衬底1，另一端沉入N型衬底1中，第二P型杂质22一端露出N型衬底1，另一端沉入N型衬底1中。

双向TSS结构包括第三P型杂质31、第四P型杂质32、第一N型杂质33和第二N型杂质34，第三P型杂质31与第一P型杂质21并列设置在N型衬底1一端，一端露出N型衬底1，另一端沉入N型衬底1中；第四P型杂质32与第二P型杂质22并列设置在N型衬底1一端，一端露出N型衬底1，另一端沉入N型衬底1中；第一N型杂质33设置在第三P型杂质31上，靠近第一P型杂质21，一端露出第三P型杂质31，另一端沉入第三P型杂质31中；第二N型杂质34设置在第四P型杂质32上，远离第二P型杂质22，一端露出第四P型杂质32，另一端沉入第四P型杂质32中。

第一N型杂质33的厚度小于第三P型杂质31的厚度，第一N型杂质33露出第三P型杂质31的一端与第三P型杂质31表面平齐，第一N型杂质33沉入第三P型杂质31一端与第三P型杂质31沉入N型衬底1一端存在间隙；第二N型杂质34的厚度小于第四P型杂质32的厚度，第二N型杂质34露出第四P型杂质32的一端与第四P型杂质32表面平齐，第二N型杂质34沉入第四P型杂质32一端与第四P型杂质32沉入N型衬底1一端存在间隙。第一P型杂质21的厚度小于第三P型杂质31的厚度，第二P型杂质22的厚度小于第四P型杂质32的厚度。N型衬底1为块状，上下对称，N型衬底1一端与第一P型杂质21、第三P型杂质31和第一N型杂质33平齐，另一端与第二P型杂质22、第四P型杂质32和第二N型杂质34平齐，整体结构较小，体积小，方便焊接在线路板上。

第一P型杂质21和N型衬底1接触处形成第一PN结6，第二P型杂质22和N型衬底1接触处形成第一PN结6；第三P型杂质31和N型衬底1接触处形成第二PN结7，第四P型杂质32和N型衬底1接触处形成第二PN结7；第一N型杂质33和第三P型杂质31接触处形成第三PN结8，第二N型杂质34和第四P型杂质32接触处形成第三PN结8。

第一表面结构4包括第一钝化层41和第一金属电极42，第一钝化层41呈环状设置在N型衬底1上，用于保护N型衬底1与第一P型杂质21、第三P型杂质31形成的PN结，第一钝化层41接触N型衬底1、第一P型杂质21和第三P型杂质31；第一金属电极42覆盖在第一钝化层41表面，覆盖在第一P型杂质21、第二P型杂质22和第一N型杂质33表面，包括第一接电极和第一连接部，第一连接部凸出第一接电极覆盖在第一钝化层41内侧，第一连接部接触第一P型杂质21、第二P型杂质22和第一N型杂质33，第一金属电极42与N型衬底1之间通过第一钝化层41隔离。

第二表面结构5包括第二钝化层51和第二金属电极52，第二钝化层51呈环状设置在N型衬底1上，用于保护N型衬底1与第二P型杂质22、第四P型杂质32形成的PN结，第二钝化层51接触N型衬底1、第二P型杂质22和第四P型杂质32；第二金属电极52覆盖在第二钝化层51表面，覆盖在第二P型杂质22、第二P型杂质22和第二N型杂质34表面，包括第二接电极和第二连接部，第二连接部凸出第二接电极覆盖在第二钝化层51内侧，第二连接部接触第二P型杂质22、第二P型杂质22和第二N型杂质34，第二金属电极52与N型衬底1之间通过第二钝化层51隔离。

第一N型杂质33上设置有多个第一短路孔35，第一短路孔35一端接触第一金属电极42，另一端接触第三P型杂质31，多个第一短路孔35间隔均匀；第二N型杂质34上设置有多个第二短路孔36，第二短路孔36一端接触第二金属电极52，另一端接触第四P型杂质32，多个第二短路孔36间隔均匀。

本实用新型的工作原理：在N型衬底1材料片上先双面光刻，双面扩散掺杂第三P型杂质31、第四P型杂质32形成第二PN结7，再双面光刻，扩散掺杂第一P型杂质21、第二P型杂质22形成第一PN结6，通过调整第一PN结6和第二PN结7形成时的掺杂浓度和结深，使第一PN结6的击穿电压小于第二PN结7的击穿电压；再通过双面光刻，双面扩散掺杂第一N型杂质33、第二N型杂质34形成TSS结构中发射结(第三PN结8)，通过调整形成第三PN结8掺杂区的浓度以及第三PN结8的结深，设计短路孔结构，可以调整保护芯片结构中TSS的维持电流以及进一步调整TSS的电压。

该结果等效于与一个双向TVS与一个双向TSS并联结构形成的浪涌保护芯片，该结构将一个低电压的TVS芯片和一个高电压的TSS芯片集成设计在一个保护芯片上；当被保护线路有浪涌时，首先TVS启动保护线路后面的电路以及芯片，当浪涌过大时，TVS承载大的浪涌电流VC升高，当TVS的VC达到TSS的击穿电压时，TSS开始工作，泄放掉TVS所不能承载的大电流。

这样即完成了本优选实施例的集成保护芯片结构的工作过程。

综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种集成保护芯片结构，其特征在于，包括：

N型衬底；

双向TVS结构，设置在所述N型衬底上，用于线路保护，包括第一P型杂质和第二P型杂质，所述第一P型杂质和第二P型杂质分别设置在N型衬底两端；

双向TSS结构，设置在所述N型衬底上，用于泄放掉所述双向TVS结构不能承载的大电流；

第一表面结构，设置在所述N型衬底一端，用于芯片封装焊接；

第二表面结构，设置在所述N型衬底远离所述第一表面结构的一端，用于芯片封装焊接。

2.根据权利要求1所述的集成保护芯片结构，其特征在于，所述第一P型杂质一端露出N型衬底，另一端沉入N型衬底中，所述第二P型杂质一端露出N型衬底，另一端沉入N型衬底中。

3.根据权利要求1所述的集成保护芯片结构，其特征在于，所述双向TSS结构包括：

第三P型杂质，与所述第一P型杂质并列设置在所述N型衬底一端，一端露出N型衬底，另一端沉入N型衬底中；

第四P型杂质，与所述第二P型杂质并列设置在所述N型衬底一端，一端露出N型衬底，另一端沉入N型衬底中；

第一N型杂质，设置在所述第三P型杂质上，靠近所述第一P型杂质，一端露出第三P型杂质，另一端沉入第三P型杂质中；

第二N型杂质，设置在所述第四P型杂质上，远离所述第二P型杂质，一端露出第四P型杂质，另一端沉入第四P型杂质中。

4.根据权利要求3所述的集成保护芯片结构，其特征在于，所述第一表面结构包括：

第一钝化层，呈环状设置在所述N型衬底上，用于保护N型衬底与第一P型杂质、第三P型杂质形成的PN结，所述第一钝化层接触N型衬底、第一P型杂质和第三P型杂质；

第一金属电极，覆盖在所述第一钝化层表面，覆盖在所述第一P型杂质、第二P型杂质和第一N型杂质表面，包括第一接电极和第一连接部，所述第一连接部凸出所述第一接电极覆盖在第一钝化层内侧，第一连接部接触所述第一P型杂质、第二P型杂质和第一N型杂质，所述第一金属电极与N型衬底之间通过第一钝化层隔离。

5.根据权利要求4所述的集成保护芯片结构，其特征在于，所述第二表面结构包括：

第二钝化层，呈环状设置在所述N型衬底上，用于保护N型衬底与第二P型杂质、第四P型杂质形成的PN结，所述第二钝化层接触N型衬底、第二P型杂质和第四P型杂质；

第二金属电极，覆盖在所述第二钝化层表面，覆盖在所述第二P型杂质、第二P型杂质和第二N型杂质表面，包括第二接电极和第二连接部，所述第二连接部凸出所述第二接电极覆盖在第二钝化层内侧，第二连接部接触所述第二P型杂质、第二P型杂质和第二N型杂质，所述第二金属电极与N型衬底之间通过第二钝化层隔离。

6.根据权利要求3所述的集成保护芯片结构，其特征在于，所述第一P型杂质和N型衬底接触处形成第一PN结，第二P型杂质和N型衬底接触处形成第一PN结；

所述第三P型杂质和N型衬底接触处形成第二PN结，所述第四P型杂质和N型衬底接触处形成第二PN结；

所述第一N型杂质和第三P型杂质接触处形成第三PN结，所述第二N型杂质和第四P型杂质接触处形成第三PN结。

7.根据权利要求5所述的集成保护芯片结构，其特征在于，所述第一N型杂质上设置有多个第一短路孔，所述第一短路孔一端接触第一金属电极，另一端接触所述第三P型杂质，多个第一短路孔间隔均匀；

所述第二N型杂质上设置有多个第二短路孔，所述第二短路孔一端接触第二金属电极，另一端接触所述第四P型杂质，多个第二短路孔间隔均匀。

8.根据权利要求3所述的集成保护芯片结构，其特征在于，所述第一N型杂质的厚度小于所述第三P型杂质的厚度，第一N型杂质露出第三P型杂质的一端与第三P型杂质表面平齐，第一N型杂质沉入第三P型杂质一端与第三P型杂质沉入所述N型衬底一端存在间隙；

所述第二N型杂质的厚度小于所述第四P型杂质的厚度，第二N型杂质露出第四P型杂质的一端与第四P型杂质表面平齐，第二N型杂质沉入第四P型杂质一端与第四P型杂质沉入所述N型衬底一端存在间隙。

9.根据权利要求3所述的集成保护芯片结构，其特征在于，所述第一P型杂质的厚度小于所述第三P型杂质的厚度，所述第二P型杂质的厚度小于第四P型杂质的厚度。

10.根据权利要求1所述的集成保护芯片结构，其特征在于，所述N型衬底为块状，上下对称，N型衬底一端与所述第一P型杂质、第三P型杂质和第一N型杂质平齐，另一端与所述第二P型杂质、第四P型杂质和第二N型杂质平齐。

Images