CN212342626U

CN212342626U - 一种低压低电容单向esd保护器件

Info

Publication number: CN212342626U
Application number: CN202020649583.1U
Authority: CN
Inventors: 宋文龙; 杨珏琳; 张鹏; 李泽宏; 许志峰
Original assignee: Chengdu Jilaixin Technology Co ltd
Current assignee: Chengdu Jilaixin Technology Co ltd; Jiangsu Jilai Microelectronics Co ltd
Priority date: 2020-04-26
Filing date: 2020-04-26
Publication date: 2021-01-12
Anticipated expiration: 2030-04-26

Abstract

本实用新型提供了一种低压低电容单向ESD保护器件，包括P型单晶材料、隔离介质层、正面金属区、背面金属区；P型单晶材料两侧设有N型隔离区，P型单晶材料的上方设有P型调整区和N型扩散区，P型单晶材料的下方设有P型调整区。本实用新型可以实现单颗芯片完成低压低电容的单向ESD保护，封装难度低，可靠性高。本实用新型既包括穿通型三极管又包括降容二极管。本实用新型的穿通型三极管将纵向击穿调整为横向击穿，同时引入P型调整区，可以在低电压的条件下，获得更低的漏电流。本实用新型的降容二极管可以通过调整P型单晶材料的电阻率可以获得需求的电容值。本实用新型以P型单晶为材料，不同于传统结构的外延材料，从而具有制造成本低的优点。

Description

一种低压低电容单向ESD保护器件

技术领域

本实用新型属于电子科学与技术领域，主要涉及到集成电路静电放电(ESD-Electrostatic Discharge)保护领域，具体是涉及到一种低压低电容单向ESD保护器件。

背景技术

静电放电(ESD)现象广泛存在于日常环境中，它对于精密的集成电路来讲确实致命的威胁，是造成集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。

随着现代化超大规模集成电路的出现，超深亚微米的工艺已成为集成电路加工工艺的主流。为降低超大规模集成电路的使用功耗，目前芯片的工作电压以3.3V为主（芯片内器件的击穿电压最小为7V左右）。为了保护芯片，因此对应的ESD保护器件的击穿电压也要随之减小，需要击穿电压小于6V的ESD保护器件。另外，对于集成电路，高速信号的传输不允许信号丢失，输出损耗过大，那么对于ESD保护器件的电容提出了更高的要求。因此低压，低电容的需求是非常关键的。

根据半导体物理理论，硅基的PN结结构的击穿电压在6V以上属于雪崩击穿，在6V以下属于齐纳击穿，通常使用高浓度的N区、P区可以实现低于6V的击穿电压，但是由于耗尽层窄，漏电流会随着电压的降低，呈现指数级的增长，通常在10-200uA，这对于集成电路是不能接受的。为了解决漏电流的问题，同时获得更低的击穿电压，如图5所示的穿通型的三极管结构产品可以实现低击穿电压与低漏电流的合理优化。该结构包括：N型衬底材料108，P型外延层109，N型扩散区104，隔离介质层105，正面金属区106，背面金属区107。穿通型三极管的IV特性如图6所示，其反向电压偏高。由于P型外延层109电阻率高，耗尽层宽，三极管的放大倍数高，该结构在超低电压（1.5-5V左右）下的漏电流偏高（通常在0.5-2uA左右）。为了实现单向保护，同时满足低电容的要求，穿通型三极管需要并联一只如图7所示的降容二极管，其等效电路图如图3所示。降容二极管的结构包括：P型单晶材料110，N型扩散区111，隔离介质层105，正面金属区112，背面金属区113。因此为满足低压低电容的单向ESD保护需求，常规的解决方案是将如图5所示的穿通型三极管芯片与如图7所示的降容二极管芯片在封装中采用并联的方式，封装布局如图8所示。常规的解决方案的问题是穿通型三极管在超低电压（1.5-5V左右）下的漏电流整高（通常在0.5-2uA左右），另外需要一只降容二极管实现单向保护，从而增加了制造成本，并且对产品可靠性形成了一定的影响。

本实用新型提供了一种新的技术方案，可以提供一种低压低电容单向ESD保护器件，可以获得更低的击穿电压与更小的漏电流，同时单颗芯片实现单向保护，封装难度小，制造成本低。

实用新型内容

本实用新型的目的在于提供了一种新的技术方案，可以提供一种低压低电容单向ESD保护器件，可以获得更低的击穿电压与更小的漏电流，同时单颗芯片实现单向保护，封装难度小，制造成本低。

为解决上述技术问题，本实用新型采用的技术方案是：一种低压低电容单向ESD保护器件，包括P型单晶材料、位于P型单晶材料顶部的隔离介质层、位于P型单晶材料和隔离介质层顶部的正面金属区、位于P型单晶材料底部的背面金属区；所述P型单晶材料的两侧设有N型隔离区，所述P型单晶材料的上方设有P型调整区和N型扩散区，所述P型单晶材料的下方设有P型调整区。

进一步地，所述N型扩散区包括左N型扩散区、中N型扩散区和右N型扩散区，所述P型单晶材料上方的P型调整区包括左P型调整区和右P型调整区，所述左N型扩散区的左侧和右N型扩散区的右侧分别与N型隔离区相接，所述中N型扩散区的两侧分别与左P型调整区和右P型调整区相接，所述左P型调整区与左N型扩散区之间、右P型调整区与右N型扩散区之间均设有间隙。

进一步地，所述P型单晶材料下方的P型调整区的两侧分别与N型隔离区相接。

本实用新型的有益效果：

1、本实用新型可以实现单颗芯片完成低压低电容的单向ESD保护，封装难度低，可靠性高。

2、本实用新型既包括低电压低漏电流的穿通型三极管，又包括低电容的降容二极管。

3、本实用新型的穿通型三极管将纵向击穿调整为横向击穿，同时引入P型调整区，可以在低电压的条件下，获得更低的漏电流（通常在0.01-0.5uA左右）。

4、本实用新型的降容二极管可以通过调整P型单晶材料的电阻率可以获得需求的电容值。

5、本实用新型以P型单晶为材料，不同于传统结构的外延材料，从而具有制造成本低的优点。

附图说明

图1为本实用新型的一种低压低电容单向ESD保护器件的剖面结构图。

图2为本实用新型的一种低压低电容单向ESD保护器件的封装布局示意图。

图3为本实用新型的一种低压低电容单向ESD保护器件的等效电路图。

图4为本实用新型的一种低压低电容单向ESD保护器件的IV特性示意图。

图5为常规的穿通型三极管ESD保护器件结构剖面示意图。

图6为常规的穿通型三极管ESD保护器件结构IV特性示意图。

图7为常规的降容二极管结构剖面示意图。

图8是常规的一种低压低电容的单向ESD保护器件封装布局示意图。

图9是本实用新型的低压低电容单向ESD保护器件的制作方法的步骤01。

图10是本实用新型的低压低电容单向ESD保护器件的制作方法的步骤02。

图11是本实用新型的低压低电容单向ESD保护器件的制作方法的步骤03。

图12是本实用新型的低压低电容单向ESD保护器件的制作方法的步骤04。

图13是本实用新型的低压低电容单向ESD保护器件的制作方法的步骤05。

图14是本实用新型的低压低电容单向ESD保护器件的制作方法的步骤06。

其中：101、P型单晶材料，102、N型隔离区，103、P型调整区，104、N型扩散区，105、隔离介质层，106、正面金属区，107、背面金属区。

具体实施方式

以下结合附图和实施方式对本实用新型作进一步的详细描述。以3.3V电压等级为例做详细说明。

本实施案例选用3.3V电压等级做详细说明。

如图1所示，本实用新型的一种低压低电容单向ESD保护器件，包括P型单晶材料101、位于P型单晶材料101顶部的隔离介质层105、位于P型单晶材料101和隔离介质层105顶部的正面金属区106、位于P型单晶材料101底部的背面金属区107。P型单晶材料101的两侧设有N型隔离区102，P型单晶材料101的上方设有P型调整区103和N型扩散区104，P型单晶材料101的下方设有P型调整区103。本实用新型的封装结构如图2所示，只需要一颗芯片，可以满足低压低电容的单向ESD保护。

其中，N型扩散区104包括左N型扩散区、中N型扩散区和右N型扩散区，P型单晶材料101上方的P型调整区103包括左P型调整区和右P型调整区。N型扩散区104的左侧和右N型扩散区的右侧分别与N型隔离区相接，中N型扩散区的两侧分别与左P型调整区和右P型调整区相接，左P型调整区与左N型扩散区之间、右P型调整区与右N型扩散区之间均设有间隙。

其中，P型单晶材料101下方的P型调整区103的两侧分别与N型隔离区102相接。

本实用新型包括了穿通型三极管和降容二极管。其纵向结构如图1所示，等效电路如图3所示。穿通型三极管由N型扩散区104，P型单晶材料101，P型调整区103组成，通过将传统结构的纵向击穿调整为横向击穿。同时，引入P型调整区103，P型调整区的浓度高于P型单晶材料101。不仅可以降低三极管的放大倍数，同时有效的调整了基区电场，因此可以在低电压的条件下，获得更低的漏电流（通常在0.01-0.5uA左右）。降容二极管由P型调整区103，P型单晶材料101，N型扩散区104组成。通过调整P型单晶材料101的电阻率可以获得需求的低电容值。在正面金属区106加正电位，背面金属区107加负电位时，ESD脉冲通过穿通型三极管进行泄放。在正面金属区106加负电位，背面金属区107加正电位时，ESD脉冲通过降容二极管进行泄放。

图9至图14为本实用新型的一种低压低电容单向ESD保护器件的制作方法，首先P型单晶材料101电阻率为5-50Ω.cm，具体的电阻率参数需要根据电容值的需求进行调整和选择。P型单晶材料101的电阻率优选为10-20Ω.cm，片厚优选为200-220um。

在P型单晶材料101上生长一层场氧化层，优选的厚度为14000-18000Å。双面光刻形成N型隔离区102图形。通过磷注入、磷推进形成N型隔离区102。磷注入的剂量为5E15-1E16cm^-2，磷注入剂量优选为8E15-1E16cm^-2，磷注入的能量为100-120KeV。磷推进的温度条件为1200-1250℃，时间为50-100h，时间优选为80-100h。

由于高温长时间的扩散，表面的场隔离介质层对杂质的阻挡作用减弱，因此，湿法腐蚀完全表面的隔离介质层。再生长一层牺牲氧化，优选的厚度为680-1000 Å。通过双面光刻形成P型调整区103的图形，硼注入、硼推进获得P型调整区103。硼注入剂量为1E13-1E14cm^-2，硼注入剂量优选为3E13-7E13cm^-2，能量为60-80KeV。硼推进的温度条件为1050-1100℃，时间为30-90min。硼推进的温度条件优选为1050-1080℃，时间优选为30-60min。

通过正面光刻形成N型扩散区104的图形。磷注入、磷推进形成N型扩散区104。磷注入剂量优选为1E15-2E15cm^-2，能量为40-80KeV。磷推进的温度条件为950-980℃，时间为25-60min。

淀积隔离介质层105，正面光刻形成接触孔区的图形。其中隔离介质层105优选为四乙氧基硅烷TEOS，厚度为5000-10000Å。光刻接触孔区后，需要淀积一层TI/TIN。在减小接触电阻的同时可以有效降低金属过热的失效比例。

正面溅射或蒸发金属。正面金属光刻，形成正面金属区106。合金。背面金属化，形成背面金属区107。其中正面溅射或蒸发的金属优选为铝硅铜，厚度为2-4um。合金的温度为360-430℃，合金的温度优选为360-400℃，时间为25-45min。背面金属化为TI/NI/AG，其中TI的厚度为1000-3000Å，NI的厚度为5000-7000Å，AG的厚度为10000-15000Å。

本实用新型不仅实现了单颗芯片满足低压低电容的单向ESD保护，封装难度低，可靠性高。而且本实用新型不同于传统结构的外延材料，使用P型单晶材料进行制造，因此本实用新型具有制造成本低，集成度高，可靠性高的特点。

本实用新型既包括低电压低漏电流的穿通型三极管，又包括低电容的降容二极管。

本实用新型的穿通型三极管将纵向击穿调整为横向击穿，同时引入P型调整区，可以在低电压的条件下，获得更低的漏电流（通常在0.01-0.5uA左右）。

本实用新型的降容二极管可以通过调整P型单晶材料的电阻率可以获得需求的电容值。

Claims

1.一种低压低电容单向ESD保护器件，其特征在于：包括P型单晶材料、位于P型单晶材料顶部的隔离介质层、位于P型单晶材料和隔离介质层顶部的正面金属区、位于P型单晶材料底部的背面金属区；所述P型单晶材料的两侧设有N型隔离区，所述P型单晶材料的上方设有P型调整区和N型扩散区，所述P型单晶材料的下方设有P型调整区。

2.根据权利要求1所述的低压低电容单向ESD保护器件，其特征在于：所述N型扩散区包括左N型扩散区、中N型扩散区和右N型扩散区，所述P型单晶材料上方的P型调整区包括左P型调整区和右P型调整区，所述左N型扩散区的左侧和右N型扩散区的右侧分别与N型隔离区相接，所述中N型扩散区的两侧分别与左P型调整区和右P型调整区相接，所述左P型调整区与左N型扩散区之间、右P型调整区与右N型扩散区之间均设有间隙。

3.根据权利要求1所述的低压低电容单向ESD保护器件，其特征在于：所述P型单晶材料下方的P型调整区的两侧分别与N型隔离区相接。