CN212808519U - 芯片功能测试装置 - Google Patents
芯片功能测试装置 Download PDFInfo
- Publication number
- CN212808519U CN212808519U CN202021756120.1U CN202021756120U CN212808519U CN 212808519 U CN212808519 U CN 212808519U CN 202021756120 U CN202021756120 U CN 202021756120U CN 212808519 U CN212808519 U CN 212808519U
- Authority
- CN
- China
- Prior art keywords
- chip
- hole
- probe
- plate
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 59
- 239000000523 sample Substances 0.000 claims abstract description 72
- 238000005476 soldering Methods 0.000 claims abstract description 38
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 230000003028 elevating effect Effects 0.000 claims description 9
- 238000011990 functional testing Methods 0.000 claims 2
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000003466 welding Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种芯片功能测试装置，包括设置于一主板上的垫高圈架、转接板、逻辑小板、大压块及与待测的芯片连接的芯片测试组件；垫高圈架的周向边缘开设有若干第一连接孔；转接板的周向边缘开设有第二连接孔；转接板靠近周向边缘的位置开设有第一探针孔；转接板上开设有安装槽，芯片测试组件位于安装槽中；逻辑小板的周向边缘对应第二连接孔开设有第三连接孔，一锁附单元穿过第三连接孔、第二连接孔及第一连接孔；若干第一探针穿过第一探针孔，第一探针的顶部可活动地与第三焊锡点抵接，底部可活动地与第一焊锡点抵接。如此可快速更换芯片或逻辑板、提高测试效率、避免芯片、逻辑板或主板损坏。
Description
技术领域
本实用新型涉及集成芯片测试技术领域，特别是一种芯片功能测试装置。
背景技术
在手机、平板的高精密电子设备中，芯片是焊接在主板上的。在对芯片进行功能测试时比较麻烦，测试前需要焊接，测试后需要除焊。而且无法对芯片的部分功能分别进行针对性的测试，也无法快速更换芯片进行测试，因此导致测试效率较低，容易损坏芯片或主板。
实用新型内容
有鉴于此，本实用新型提供了一种可快速更换芯片或逻辑板、提高测试效率、避免芯片、逻辑板或主板损坏的芯片功能测试装置，以解决上述问题。
一种芯片功能测试装置，用于对一待测的芯片进行功能测试，包括设置于一主板上的垫高圈架、位于垫高圈架上方的转接板、位于转接板上方的逻辑小板、位于逻辑小板上方的大压块及与一待测的芯片连接的芯片测试组件；垫高圈架的顶面设置有若干第一焊锡点，主板上设置有芯片连接区域，芯片连接区域分布有若干第二焊锡点；芯片连接区域位于垫高圈架的内侧；垫高圈架的周向边缘开设有若干第一连接孔；转接板的周向边缘对应第一连接孔的位置开设有第二连接孔；转接板靠近周向边缘的位置对应垫高圈架的第一焊锡点开设有第一探针孔；转接板上对应芯片连接区域的位置开设有安装槽，芯片测试组件位于安装槽中；逻辑小板朝向转接板的一侧且靠近周向边缘的位置对应转接板的第一探针孔开设有第三焊锡点；逻辑小板的周向边缘对应第二连接孔开设有第三连接孔，一锁附单元穿过第三连接孔、第二连接孔及第一连接孔；若干第一探针穿过第一探针孔，第一探针的顶部可活动地与第三焊锡点抵接，底部可活动地与第一焊锡点抵接。
进一步地，所述第一探针的底部具有尖端，尖端可活动地扎入垫高圈架的第一焊锡点中。
进一步地，所述第一探针的内部设置有弹簧。
进一步地，所述芯片测试组件包括小压块、定位板、扶针板、若干第二探针及至少两个定位销；定位板的顶面凹陷设置有芯片放置槽，一芯片放置于芯片放置槽中，芯片的底面分布有若干第二连接端子；芯片放置槽的底壁对应芯片的第二连接端子开设有第二探针孔，定位板于芯片放置槽的外侧开设有至少两个第一定位孔；扶针板位于定位板的下方，扶针板对应定位板的第二探针孔开设有第三探针孔，扶针板于第一定位孔的下方开设有第二定位孔；第二探针穿过第二探针孔及第三探针孔，第二探针的顶部可活动地与芯片的第二连接端子抵接，底部可活动地与主板的第二焊锡点抵接；小压块对应第一定位孔开设有第三定位孔；定位销穿过第三定位孔、第一定位孔及第二定位孔；逻辑小板位于小压块的上方。
进一步地，所述第二探针的内部设置有弹簧。
进一步地，所述扶针板的顶面凹陷设置有凹槽，第三探针孔开设于凹槽的底壁上。
进一步地，所述主板上设置有若干第一连接端子，垫高圈架的若干第一焊锡点与主板的若干第一连接端子一一对应连接。
进一步地，所述主板于垫高圈架的外部设置有摄像模块。
与现有技术相比，本实用新型的芯片功能测试装置包括设置于一主板上的垫高圈架、位于垫高圈架上方的转接板、位于转接板上方的逻辑小板、位于逻辑小板上方的大压块及与一待测的芯片连接的芯片测试组件；垫高圈架的顶面设置有若干第一焊锡点，主板上设置有芯片连接区域，芯片连接区域分布有若干第二焊锡点；芯片连接区域位于垫高圈架的内侧；垫高圈架的周向边缘开设有若干第一连接孔；转接板的周向边缘对应第一连接孔的位置开设有第二连接孔；转接板靠近周向边缘的位置对应垫高圈架的第一焊锡点开设有第一探针孔；转接板上对应芯片连接区域的位置开设有安装槽，芯片测试组件位于安装槽中；逻辑小板朝向转接板的一侧且靠近周向边缘的位置对应转接板的第一探针孔开设有第三焊锡点；逻辑小板的周向边缘对应第二连接孔开设有第三连接孔，一锁附单元穿过第三连接孔、第二连接孔及第一连接孔；若干第一探针穿过第一探针孔，第一探针的顶部可活动地与第三焊锡点抵接，底部可活动地与第一焊锡点抵接。如此可快速更换芯片或逻辑板、提高测试效率、避免芯片、逻辑板或主板损坏。
附图说明
以下结合附图描述本实用新型的实施例，其中：
图1为本实用新型提供的芯片功能测试装置的立体示意图。
图2为本实用新型提供的芯片功能测试装置的第一视角的拆分示意图。
图3为本实用新型提供的芯片功能测试装置的第二视角的拆分示意图。
图4为本实用新型提供的芯片功能测试装置的局部拆分示意图。
图5为图4中的芯片测试组件的第一视角的爆炸示意图。
图6为图4中的芯片测试组件的第二视角的爆炸示意图。
具体实施方式
以下基于附图对本实用新型的具体实施例进行进一步详细说明。应当理解的是，此处对本实用新型实施例的说明并不用于限定本实用新型的保护范围。
请参考图1至图3，本实用新型提供的芯片功能测试装置包括治具底座10、设置于一主板100上的垫高圈架20、位于垫高圈架20上方的转接板30、位于转接板30上方的逻辑小板40、位于逻辑小板40上方的大压块50及与一待测的芯片连接的芯片测试组件60。主板100放置于治具底座10上。
垫高圈架20用于抬高上方的转接板30、逻辑小板40、大压块50等部件的高度，避免干涉主板100上的其他电阻、电容等电子元件。
垫高圈架20的顶面设置有若干与主板100的若干第一连接端子一一对应连接的第一焊锡点。垫高圈架20围住主板100上用于与芯片连接的芯片连接区域，芯片连接区域分布有若干第二焊锡点。芯片测试组件60位于芯片连接区域。主板100于垫高圈架20的外部设置有摄像模块110。
垫高圈架20的周向边缘开设有若干第一连接孔21。
转接板30的周向边缘对应第一连接孔21的位置开设有第二连接孔31。转接板30靠近周向边缘的位置对应垫高圈架20的第一焊锡点开设有第一探针孔32，若干第一探针34穿过第一探针孔32，第一探针34的底部具有尖端，尖端可活动地扎入垫高圈架20的第一焊锡点中。
转接板30上对应芯片连接区域的位置开设有安装槽33，芯片测试组件60位于安装槽33中。
逻辑小板40上设置有功能测试电路及测试芯片，用于测试芯片的不同功能的逻辑小板40具有不同的功能测试电路及测试芯片。
逻辑小板40朝向转接板30的一侧且靠近周向边缘的位置对应转接板30的第一探针孔32开设有第三焊锡点42。
逻辑小板40的周向边缘对应第二连接孔31开设有第三连接孔41，一锁附单元穿过第三连接孔41、第二连接孔31及第一连接孔21，从而实现三者定位连接，使得若干第一焊锡点、第一探针孔32及第三焊锡点42一一对应。第一探针34的顶部可活动地与第三焊锡点42抵接。本实施方式中，锁附单元可为销柱，第一连接孔21、第二连接孔31及第三连接孔41均为通孔。
请参考图4至图6，芯片测试组件60包括小压块61、定位板62、扶针板63、若干第二探针64及至少两个定位销65。
定位板62的顶面凹陷设置有芯片放置槽622，待测的芯片200放置于芯片放置槽622中。芯片200的底面分布有若干第二连接端子210。
芯片放置槽622的底壁上对应芯片200的第二连接端子210开设有第二探针孔623。定位板62于芯片放置槽622的外侧开设有至少两个第一定位孔621。
扶针板63位于定位板62的下方，扶针板63上对应定位板62的第二探针孔623开设有第三探针孔633。本实施方式中，为了减少用料、提高散热效果，扶针板63的顶面凹陷设置有凹槽632，第三探针孔633开设于凹槽632的底壁上。
扶针板63于凹槽632的外侧且于第一定位孔621的下方开设有第二定位孔631。
第二探针64穿过定位板62的第二探针孔623及扶针板63的第三探针孔633，第二探针64的顶部可活动地与芯片200的第二连接端子210抵接，底部可活动地与主板100的第二焊锡点抵接。定位板62的第二探针孔623及扶针板63的第三探针孔633共同对第二探针64进行扶直及定位，保证主板100的若干第二焊锡点与芯片200的第二连接端子210一一对应。
小压块61上对应第一定位孔621开设有第三定位孔611，定位销65穿过第三定位孔611、第一定位孔621及第二定位孔631，实现小压块61、定位板62、扶针板63三者之间的定位。
逻辑小板40位于小压块61的上方。
第一探针34及第二探针64的内部设置有弹簧。
测试时，下压大压块50，使得逻辑小板40向下移动，使得第一探针34的底部及顶部分别与垫高圈架20的第一焊锡点及逻辑小板40的第三焊锡点42电性连接；进而下压小压块61，使得第二探针64的底部及顶部分别与主板100的第二焊锡点及芯片200的第二连接端子210电性连接。
主板100、芯片200及逻辑小板40组成完整的测试回路。
如此当需要对不同的芯片进行测试时，可方便、快速地更换芯片；当需要对芯片的不同功能进行测试时，可方便、快速地更换逻辑小板40。大大提高了测试效率。
与现有技术相比，本实用新型的芯片功能测试装置用于对一待测的芯片进行功能测试，所述芯片功能测试装置包括治具底座10、设置于一主板100上的垫高圈架20、位于垫高圈架20上方的转接板30、位于转接板30上方的逻辑小板40、位于逻辑小板40上方的大压块50及与一待测的芯片连接的芯片测试组件60；垫高圈架20的顶面设置有若干第一焊锡点，主板100上设置有芯片连接区域，芯片连接区域分布有若干第二焊锡点；芯片连接区域位于垫高圈架20的内侧；垫高圈架20的周向边缘开设有若干第一连接孔21；转接板30的周向边缘对应第一连接孔21的位置开设有第二连接孔31；转接板30靠近周向边缘的位置对应垫高圈架20的第一焊锡点开设有第一探针孔32；转接板30上对应芯片连接区域的位置开设有安装槽33，芯片测试组件60位于安装槽33中；逻辑小板40朝向转接板30的一侧且靠近周向边缘的位置对应转接板30的第一探针孔32开设有第三焊锡点42；逻辑小板40的周向边缘对应第二连接孔31开设有第三连接孔41，一锁附单元穿过第三连接孔41、第二连接孔31及第一连接孔21；若干第一探针34穿过第一探针孔32，第一探针34的顶部可活动地与第三焊锡点42抵接，底部可活动地与第一焊锡点抵接。如此可快速更换芯片或逻辑板、提高测试效率、避免芯片、逻辑板或主板损坏。
以上仅为本实用新型的较佳实施例，并不用于局限本实用新型的保护范围，任何在本实用新型精神内的修改、等同替换或改进等，都涵盖在本实用新型的权利要求范围内。
Claims (8)
1.一种芯片功能测试装置，用于对一待测的芯片进行功能测试，其特征在于：所述芯片功能测试装置包括设置于一主板上的垫高圈架、位于垫高圈架上方的转接板、位于转接板上方的逻辑小板、位于逻辑小板上方的大压块及与一待测的芯片连接的芯片测试组件；垫高圈架的顶面设置有若干第一焊锡点，主板上设置有芯片连接区域，芯片连接区域分布有若干第二焊锡点；芯片连接区域位于垫高圈架的内侧；垫高圈架的周向边缘开设有若干第一连接孔；转接板的周向边缘对应第一连接孔的位置开设有第二连接孔；转接板靠近周向边缘的位置对应垫高圈架的第一焊锡点开设有第一探针孔；转接板上对应芯片连接区域的位置开设有安装槽，芯片测试组件位于安装槽中；逻辑小板朝向转接板的一侧且靠近周向边缘的位置对应转接板的第一探针孔开设有第三焊锡点；逻辑小板的周向边缘对应第二连接孔开设有第三连接孔，一锁附单元穿过第三连接孔、第二连接孔及第一连接孔；若干第一探针穿过第一探针孔，第一探针的顶部可活动地与第三焊锡点抵接，底部可活动地与第一焊锡点抵接。
2.如权利要求1所述的芯片功能测试装置，其特征在于：所述第一探针的底部具有尖端，尖端可活动地扎入垫高圈架的第一焊锡点中。
3.如权利要求1所述的芯片功能测试装置，其特征在于：所述第一探针的内部设置有弹簧。
4.如权利要求1所述的芯片功能测试装置，其特征在于：所述芯片测试组件包括小压块、定位板、扶针板、若干第二探针及至少两个定位销；定位板的顶面凹陷设置有芯片放置槽，一芯片放置于芯片放置槽中，芯片的底面分布有若干第二连接端子；芯片放置槽的底壁对应芯片的第二连接端子开设有第二探针孔，定位板于芯片放置槽的外侧开设有至少两个第一定位孔；扶针板位于定位板的下方，扶针板对应定位板的第二探针孔开设有第三探针孔，扶针板于第一定位孔的下方开设有第二定位孔；第二探针穿过第二探针孔及第三探针孔，第二探针的顶部可活动地与芯片的第二连接端子抵接，底部可活动地与主板的第二焊锡点抵接；小压块对应第一定位孔开设有第三定位孔；定位销穿过第三定位孔、第一定位孔及第二定位孔；逻辑小板位于小压块的上方。
5.如权利要求4所述的芯片功能测试装置，其特征在于：所述第二探针的内部设置有弹簧。
6.如权利要求4所述的芯片功能测试装置，其特征在于：所述扶针板的顶面凹陷设置有凹槽，第三探针孔开设于凹槽的底壁上。
7.如权利要求1所述的芯片功能测试装置，其特征在于：所述主板上设置有若干第一连接端子，垫高圈架的若干第一焊锡点与主板的若干第一连接端子一一对应连接。
8.如权利要求1所述的芯片功能测试装置，其特征在于：所述主板于垫高圈架的外部设置有摄像模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021756120.1U CN212808519U (zh) | 2020-08-20 | 2020-08-20 | 芯片功能测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202021756120.1U CN212808519U (zh) | 2020-08-20 | 2020-08-20 | 芯片功能测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN212808519U true CN212808519U (zh) | 2021-03-26 |
Family
ID=75084504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202021756120.1U Expired - Fee Related CN212808519U (zh) | 2020-08-20 | 2020-08-20 | 芯片功能测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN212808519U (zh) |
-
2020
- 2020-08-20 CN CN202021756120.1U patent/CN212808519U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589781A (en) | Die carrier apparatus | |
| CN103969539A (zh) | 测试装置 | |
| CN213903718U (zh) | 一种bga芯片测试治具 | |
| KR100989673B1 (ko) | 표면 실장형 집적회로 패키지용 테스트 소켓 | |
| CN212808519U (zh) | 芯片功能测试装置 | |
| US6270356B1 (en) | IC socket | |
| US20230251303A1 (en) | Wafer inspection system and annular seat thereof | |
| JPH11242064A (ja) | 実装基板検査装置 | |
| CN218036996U (zh) | 一种用于大电流芯片的开尔文测试座 | |
| CN216526160U (zh) | 一种检测范围广的简易型pcb板检测治具 | |
| CN215375681U (zh) | 一种倒装芯片的高频测试装置 | |
| CN208782077U (zh) | 一种芯片测试座 | |
| JP2007033101A (ja) | Ｉｃ試験装置 | |
| CN108448279A (zh) | 一种s型连接器及应用该连接器的芯片测试座 | |
| CN115932550A (zh) | 一种半导体测试装置 | |
| CN115565600A (zh) | 测试组件、测试系统及测试方法 | |
| US6864697B1 (en) | Flip-over alignment station for probe needle adjustment | |
| CN219285337U (zh) | 芯片测试系统和测试平台 | |
| JPH09304431A (ja) | プローブ針 | |
| CN107390114B (zh) | 一种电路板及其测试点结构 | |
| JPH07254468A (ja) | Ｉｃ測定用ソケット | |
| CN221631457U (zh) | 测试治具和测试设备 | |
| KR100868452B1 (ko) | 유니버셜 패키지 테스트 보드 어셈블리 | |
| CN211656650U (zh) | 连接器向上手机摄像头otp烧录装置 | |
| CN210293599U (zh) | 通信模块的机械振动固定治具和振动设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210326 |