CN212782008U - 一种可拼接io总线模块 - Google Patents

Abstract

本实用新型公开了一种可拼接IO总线模块，包括主模块、分接模块、子模块和模块连接器；主模块包括主模块壳体和位于主模块壳体内的主模块PCB，主模块PCB上设置有露出主模块壳体的航空接头座和第一插口，主模块的一端设置有母座连接器；分接模块包括分接模块壳体和位于分接模块壳体内的分接模块PCB，分接模块PCB上设置有露出分接模块壳体的第二插口，分接模块的一端设置有母座连接器；子模块包括子模块壳体和位于子模块壳体内的子模块PCB，子模块PCB上设置有露出子模块壳体的第三插口，子模块的两端均设置有母座连接器；本实用新型实现了模块之间的纵向拼接，灵活配置IO接口的数量，提高IO接口的利用率，使布线更加有序整齐，减少资源浪费，降低成本。

Description

一种可拼接IO总线模块

技术领域

本实用新型涉及分布式IO模块技术领域，尤其是涉及一种可拼接IO总线模块。

背景技术

传统的分布式IO，是以工业以太网总线或者工业串行总线与IO信号集成的分布式IO。产品广泛地用于工业自动化中的IO(输入输出)采集/控制。通常IO集成的数量为8或者16(通常不超过16)，在实际的使用场景中很多时候自动化设备的控制执行模块比较分散，并不需要8个或者更多的IO，这将降低IO的利用率，带来成本和空间的浪费；同样在设计变化需要增加IO时，传统的分布式IO也会造成接线长度过长、布线混乱等问题，导致资源浪费。

实用新型内容

针对上述存在的技术问题，本实用新型的目的是：提供一种可拼接IO总线模块，提高IO模块的灵活度，简化布线。

为实现上述目的，本实用新型提供如下技术方案：

一种可拼接IO总线模块，包括主模块、分接模块、子模块和模块连接器；

所述主模块包括主模块壳体和位于主模块壳体内的主模块PCB，所述主模块PCB上设置有露出主模块壳体的航空接头座和第一插口，所述主模块的一端设置有母座连接器；

所述分接模块包括分接模块壳体和位于分接模块壳体内的分接模块PCB，所述分接模块PCB上设置有露出分接模块壳体的第二插口，所述分接模块的一端设置有母座连接器；

所述子模块包括子模块壳体和位于子模块壳体内的子模块PCB，所述子模块PCB上设置有露出子模块壳体的第三插口，所述子模块的两端均设置有母座连接器；

所述模块连接器包括两个间隔设置的排针件，所述排针件与母座连接器相匹配，所述模块连接器用于主模块和子模块、分接模块和子模块或者子模块和子模块之间的连接。

所述模块连接器包括两个间隔设置的排针件，所述排针件与母座连接器相匹配，所述模块连接器用于主模块和子模块、分接模块和子模块或者子模块和子模块之间的连接。

优选的是，所述主模块的母座连接器的两侧设置有第一导槽，所述分接模块的母座连接器的两侧设置有第二导槽，所述子模块的一端的母座连接器的两侧设置有第三导槽，所述子模块的另一端的母座连接器的两侧设置有导轨，所述导轨与第一导槽、第二导槽或者第三导槽上下滑动连接。

优选的是，未与模块连接器的排针件相连的母座连接器上设置有防水塞。

优选的是，所述第一插口、第二插口、第三插口上均套设有硅胶圈。

优选的是，所述主模块PCB上设置有硅胶垫，所述硅胶垫分别环绕第一插口和母座连接器，所述硅胶圈的下端与硅胶垫相接触。

优选的是，所述硅胶垫上设置有露出主模块壳体的硅胶导光柱，所述硅胶导光柱的下方设置有与主模块PCB相连的LED。

由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：

本实用新型可拼接IO总线模块包括主模块、分接模块、子模块和模块连接器，使用模块连接器连接主模块和子模块、分接模块和子模块或者子模块和子模块，实现了模块之间的纵向拼接，灵活配置IO接口的数量，提高IO接口的利用率，使布线更加有序整齐，减少资源浪费，降低成本；在第一插口、第二插口和第三插口上套设硅胶圈，在PCB板上设置硅胶垫，在裸露的母座连接器上安装防水塞，提高了装置的密封性，使各个模块都独自具有防水功能，实现了IP67的防护等级，改善了IO模块的性能。

附图说明

下面结合附图对本实用新型技术方案作进一步说明：

附图1为本实用新型可拼接IO总线模块的主模块的立体图；

附图2为本实用新型可拼接IO总线模块的分接模块的立体图；

附图3为本实用新型可拼接IO总线模块的子模块的立体图；

附图4为本实用新型可拼接IO总线模块的模块连接器的立体图；

附图5为本实用新型可拼接IO总线模块的主模块隐藏壳体的立体图；

附图6为本实用新型可拼接IO总线模块的分接模块隐藏壳体的立体图；

附图7为本实用新型可拼接IO总线模块的子模块隐藏壳体的立体图；

附图8为本实用新型可拼接IO总线模块的子模块与分接模块连接的立体图；

附图9为本实用新型可拼接IO总线模块的主模块与子模块连接的立体图。

其中：1、主模块；101、主模块PCB；102、主模块壳体；103、第一导槽；104、第一插口；105、航空接头座；2、分接模块；201、分接模块PCB；202、分接模块壳体；203、第二导槽；204、第二插口；3、子模块；301、子模块PCB；302、子模块壳体；303、第三导槽；304、导轨；305、第三插口；4、模块连接器；7、母座连接器；8、排针件；9、防水塞；10、硅胶圈；11、硅胶垫；111、硅胶导光柱；12、标签盖。

具体实施方式

下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

需要说明的是，当组件被称为“固定于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。当一个组件被认为是“设置于”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中组件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

如附图1～附图4所示为本实用新型可拼接IO总线模块，包括主模块1、分接模块2、子模块3和模块连接器4。如附图1、附图5所示，主模块1包括主模块壳体102和位于主模块壳体102内的主模块PCB101，主模块PCB101上安装有露出主模块壳体102的航空接头座105和第一插口104，第一插口104为五芯胶座插口，用于串联IO模块组。主模块1的一端安装有母座连接器7，母座连接器7位于两第一插口104之间。

如附图2、附图6所示，分接模块2包括分接模块壳体202和位于分接模块壳体202内的分接模块PCB201，分接模块PCB201上安装有露出分接模块壳体202的第二插口204，第二插口204为五芯胶座插口。分接模块2的一端设置有母座连接器7。

如附图3、附图7所示，子模块3包括子模块壳体302和位于子模块壳体302内的子模块PCB301，子模块PCB301上安装有露出子模块壳体302的第三插口305，第三插口305为三芯胶座插口，第三插口305共有四个，分列在主模块3两侧，每个第三插口305旁边均安装有一标签盖12，用于编号标记插口和线束的传感器对应。子模块3的两端均设置有母座连接器7。

如附图4所示，模块连接器4包括两个间隔设置的排针件8，排针件8与母座连接器7相匹配。模块连接器4用于主模块1和子模块3、分接模块2和子模块3或者子模块3和子模块3之间的连接，将模块连接器4上的两个排针件8分别插入两个母座连接器7内使两个模块相连。

主模块1的母座连接器7的两侧形成有第一导槽103，分接模块2的母座连接器7的两侧形成有第二导槽203，子模块3的一端的母座连接器7的两侧形成有第三导槽303，子模块3的另一端的母座连接器7的两侧形成有导轨304，导轨304与第一导槽103、第二导槽203或者第三导槽303上下滑动连接，当需要将主模块1和子模块3连接时，将子模块3的导轨304从上方插入主模块1的第一导槽103内定位，使主模块1的母座连接器7和子模块3的母座连接器7之间的相对位置与模块连接器4上的两个10pin的排针件8的位置相对应，然后将模块连接器4上的排针件8插入母座连接器7中使主模块1和子模块3固定连接，并使电路导通。未与模块连接器4的排针件8相连的母座连接器4上安装有防水塞9，避免使用时母座连接器4裸露在外。

如附图5～7所示，第一插口104、第二插口204、第三插口305上均套设有硅胶圈10，硅胶圈10的外圈表面呈楞压结构，使第一插口104与主模块壳体102、第二插口204与分接模块壳体202、第三插口305与子模块壳体302之间的缝隙均被填满，使各个模块都实现了顶部防水功能。

主模块PCB101上安装有硅胶垫11，硅胶垫11分别环绕第一插口104和母座连接器7，硅胶圈10的下端与硅胶垫11相接触，进一步保障了防水功能，使整体结构可以实现IP67的防护等级，且在电路导通状态下同样可以达到IP67的防护等级。分接模块2和子模块3的防水方法与主模块1相同。

硅胶垫11上形成有露出主模块壳体102的硅胶导光柱111，硅胶导光柱111的下方设置有与主模块PCB101相连的LED，主模块壳体102底面灌胶黑色环氧树脂来封装主模块PCB101和整个主模块壳体102，整体结构可以实现IP67的防护等级。分接模块2和子模块3的封装和导光方式与主模块1相同。

工作原理与使用方式：如附图8所示为子模块3和分接模块2的连接，将子模块3两侧的导轨304从上方插入分接模块2的第二导槽203中，将模块连接器4的两个排针件8分别对准子模块3和分接模块2上的母座连接器7插入，使子模块3和分接模块2连成一体，拓展了插口的数量，在子模块3远离分接模块2的一侧的裸露的母座连接器7上安装防水塞9，保障产品的防水功能；如附图9所示为主模块1和子模块3的连接，将子模块3两侧的导轨304从上方插入主模块1的第一导槽103中，将模块连接器4的两个排针件8分别对准子模块3和主模块1上的母座连接器7插入，使子模块3和主模块1连成一体，在子模块3远离主模块1侧的裸露的母座连接器7上安装防水塞9；同样的，还可以将子模块3和子模块3连接起来，根据需要的插口数量拓展不同的长度，满足使用需要。

本实用新型可拼接IO总线模块包括主模块1、分接模块2、子模块3和模块连接器4，使用模块连接器4连接主模块1和子模块3、分接模块2和子模块3或者子模块3和子模块3，实现了模块之间的纵向拼接，灵活配置IO接口的数量，提高IO接口的利用率，使布线更加有序整齐，减少资源浪费，降低成本；在第一插口104、第二插口204和第三插口305上套设硅胶圈10，在PCB板上设置硅胶垫，在裸露的母座连接器4上安装防水塞9，提高了装置的密封性，使各个模块都独自具有防水功能，实现了IP67的防护等级，改善了IO模块的性能。

以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (6)

1.一种可拼接IO总线模块，其特征在于：包括主模块、分接模块、子模块和模块连接器；

所述主模块包括主模块壳体和位于主模块壳体内的主模块PCB，所述主模块PCB上设置有露出主模块壳体的航空接头座和第一插口，所述主模块的一端设置有母座连接器；

所述分接模块包括分接模块壳体和位于分接模块壳体内的分接模块PCB，所述分接模块PCB上设置有露出分接模块壳体的第二插口，所述分接模块的一端设置有母座连接器；

所述子模块包括子模块壳体和位于子模块壳体内的子模块PCB，所述子模块PCB上设置有露出子模块壳体的第三插口，所述子模块的两端均设置有母座连接器；

所述模块连接器包括两个间隔设置的排针件，所述排针件与母座连接器相匹配，所述模块连接器用于主模块和子模块、分接模块和子模块或者子模块和子模块之间的连接。

2.根据权利要求1所述的可拼接IO总线模块，其特征在于：所述主模块的母座连接器的两侧设置有第一导槽，所述分接模块的母座连接器的两侧设置有第二导槽，所述子模块的一端的母座连接器的两侧设置有第三导槽，所述子模块的另一端的母座连接器的两侧设置有导轨，所述导轨与第一导槽、第二导槽或者第三导槽上下滑动连接。

3.根据权利要求1所述的可拼接IO总线模块，其特征在于：未与模块连接器的排针件相连的母座连接器上设置有防水塞。

4.根据权利要求1所述的可拼接IO总线模块，其特征在于：所述第一插口、第二插口、第三插口上均套设有硅胶圈。

5.根据权利要求4所述的可拼接IO总线模块，其特征在于：所述主模块PCB上设置有硅胶垫，所述硅胶垫分别环绕第一插口和母座连接器，所述硅胶圈的下端与硅胶垫相接触。

6.根据权利要求5所述的可拼接IO总线模块，其特征在于：所述硅胶垫上设置有露出主模块壳体的硅胶导光柱，所述硅胶导光柱的下方设置有与主模块PCB相连的LED。

Images