CN212392212U

CN212392212U - 具有可调能态的电连接垫的半导体测试芯片

Info

Publication number: CN212392212U
Application number: CN202022182065.6U
Authority: CN
Inventors: 郭浩中; 丁肇诚
Original assignee: Individual
Current assignee: Individual
Priority date: 2020-09-29
Filing date: 2020-09-29
Publication date: 2021-01-22
Anticipated expiration: 2030-09-29

Abstract

一种具有可调能态的电连接垫的半导体测试芯片，供用于半导体组件的打线可靠度测试，包含一半导体基底,及至少一设置在该半导体基底上的测试芯片，该至少一测试芯片具有一远离该半导体基底的顶面，及一自该顶面露出的电连接垫，该电连接垫具有一金属层，及一形成于该金属层的表层的能态层，其中，该能态层结合于该金属层，且具有与该金属层不同的能隙。通过该能态层仿真诱导半导体组件于不同环境的氧化及腐蚀破坏状况，得以加速利用该半导体测试芯片进行可靠度测试时的反应进行，以减少可靠度测试的时间。

Description

具有可调能态的电连接垫的半导体测试芯片

技术领域

本实用新型涉及一种半导体芯片，特别是涉及一种用于打线可靠度测试的半导体测试芯片。

背景技术

随着半导体制程技术的发展，半导体芯片的尺寸也越发微缩。其中，打线焊接则是能够让微缩尺寸的半导体芯片对外电连接的一重要技术，因此，如何确保半导体芯片的打线可靠度则是相关业者积极关注的重要课题。

半导体芯片用于对外电连接的金属层一般是由铝、铝合金，或铜、铜合金构成。然而，铝、铝合金，或铜、铜合金容易吸附外在环境的异质离子，而表面吸附的异质离子(例如氯离子、氮离子、氟离子、氧离子等)而产生不同的金属化合物，以及含卤素、氮、氧、氢等至少一种元素的金属化合物，例如CuClxOHy、CuxOHy、CuxNy、 CuxNyOHz、CuxOyNzAlClx、AlClxOHy、AlOHx、AlxNy、AlxNyOHz，或AlxOyNz，x,y,z>0。所述化合物因为表面能态与该金属层不同，容易造成金属层的腐蚀或与金属层反应形成介金属化合物，因此，当后续利用该金属层进行打线或形成焊锡用铜凸块对外电连接，并封装制成半导体组件后，吸附于金属层的异质离子随着时间对该金属层造成的腐蚀，或是导致金属层与打线/铜凸块之间的伽凡尼腐蚀(galvanic corrosion)越来越严重，从而影响金属层的导电性，或是影响打线/铜凸块与金属层的密着性，使得打线/铜凸块于半导体组件的使用过程剥离或脱落，而对组件的可靠度造成不良影响。

因此，为了确保半导体芯片的可靠度与良率，于封装前一般会先对半导体组件进行打线的可靠度测试。然而，由于可靠度测试需模拟不同的环境条件并需要长时间测试，因此，相关测试极为耗时。

发明内容

本实用新型的目的在于提供一种供用于半导体组件的打线可靠度测试的具有可调能态的电连接垫的半导体测试芯片。

本实用新型的半导体测试芯片，包含半导体基底及至少一测试芯片。

该至少一测试芯片设置在该半导体基底上，包括反向该半导体基底的顶面，及至少一自该顶面对外裸露的电连接垫。该电连接垫包含构成材料为铝、铝合金，或铜、铜合金的金属层及形成于该金属层的表层的能态层，其中，该能态层结合于该金属层，且具有与该金属层不同的能隙，且该能态层包括含卤素、氮、氧、氢等至少一种元素的金属化合物。

较佳地，本实用新型所述的具有可调能态的电连接垫的半导体测试芯片，其中，当该金属层为铜或铜合金，该能态层选自 CuClxOHy、CuxOHy、CuxNy、CuxNyOHz，及CuxOyNz的至少一者，x>0,y>0,z>0；当该金属层为铝或铝合金，该能态层选自AlClx、 AlClxOHy、AlOHx、AlxNy、AlxNyOHz，及AlxOyNz的至少一者， x>0,y>0,z>0。

较佳地，本实用新型所述的具有可调能态的电连接垫的半导体测试芯片，其中，该至少一测试芯片还包含测试电路、位于该测试电路上方并与该测试电路电连接的重布线路，及覆盖该重布线路并具有至少一开口的介电层，且该至少一电连接垫与该重布线路连接并自该开口对外裸露。

较佳地，本实用新型所述的具有可调能态的电连接垫的半导体测试芯片，其中，该半导体测试芯片包含数个阵列分布于该半导体基底的测试芯片，阵列分布于该半导体基底的所述测试芯片可通过所述电连接垫串接而形成至少一可独立对外电连接的导电电路。

本实用新型的有益的效果在于：利用电浆或腐蚀性气体对半导体组件半成品用于对外电连接的金属层进行表面处理，于该金属层上形成一具有与该金属层不同能隙的能态层，而可通过该能态层仿真诱导半导体组件于不同环境的氧化及腐蚀破坏状况，而得以加速利用该半导体测试芯片进行可靠度测试时的反应进行，以减少可靠度测试的时间。

附图说明

图1是本实用新型半导体测试芯片的实施例的俯视示意图；

图2是说明该实施例的其中一测试芯片的剖视结构示意图；

图3是说明经氧电浆处理后得到的不同能态层的XPS量测结果。

具体实施方式

下面结合附图及实施例对本实用新型进行详细说明。

要说明的是，本实用新型图式仅为表示组件间的结构及/或位置相对关系，与各组件的实际尺寸非直接相关。

本实用新型具有可调能态的电连接垫的半导体测试芯片是供用于半导体组件的打线可靠度测试。

参阅图1、2，本实用新型具有可调能态的电连接垫的半导体测试芯片的一实施例包含一半导体基底2，及数个测试芯片3。

该半导体基底2可选自硅、化合物半导体(如碳化硅(SiC))、砷化镓(GaAs)、磷化铟(InP)等III-IV族，或氧化锌(ZnO)、碲化镉(CdTe) 等II-VI族半导体材料。

所述测试芯片3以阵列排列方式设置于该半导体基底2上，例如，所述测试芯片3可以是以9×9阵列排列于该半导体基底2上，且每一测试芯片3具有反向该半导体基底2的顶面及自其顶面对外裸露的至少一电连接垫34。所述测试芯片3可通过所述电连接垫34串接而形成至少一可独立对外电连接的导电电路。

每一测试芯片3具有一测试电路31、一位于该测试电路31上方并与该测试电路31电连接的重布线路32、一覆盖该重布线路32并具有多个开口331的介电层33，及多个电连接垫34。所述电连接垫34 分别与该重布线路32连接并分别自该介电层33相应的其中一开口331对外裸露。

详细的说，该测试电路31具有多层交互层叠的设置于该半导体基底2上的介电绝缘层311、金属线路层312，及数个贯穿所述介电绝缘层311以分别将所述金属线路层312做不同电连接的导电贯孔 313，通过所述导电贯孔313与不同的金属线路层312电连接，以形成不同的导通回路。其中，为了仿真一般功能芯片的电路，该测试电路31的介电绝缘层311及金属线路层312的层数、厚度、电连接关系等也可完全仿真功能芯片的电路结构，如此，也可借由该测试芯片的电路测试结果反馈至功能完整之芯片，以对应调整功能芯片的电路设计。前述该介电绝缘层311可选自于二氧化硅、氮化硅、氮氧化硅、或高分子材料，该金属线路层312及该导电贯孔313则可分别选自钨、铝、铜、铝合金，或铜合金等导电材料。由于该测试电结构的相关制程及使用材料为半导体技术领域者周知，因此不再多加赘述。

该重布线路32设于该测试电路31上方并与该测试电路31电连接。该介电层33覆盖该重布线路32并具有多个开口331，所述电连接垫34与该重布线路32连接并分别自该介电层33相应的开口331 对外裸露，用以供后续打线或形成焊锡或铜凸块，而令所述金属线路层312串接成至少一独立的导电回路并可与外部电连接。该重布线路 32可选自铝、铝合金、铜或铜合金等导电材料，该介电层33可选自二氧化硅、氮化硅、氮氧化硅、或高分子绝缘材料等。

每一电连接垫34具有一与该重布线路32电连接的金属层341，及一覆盖该金属层341至少部分表面的能态层342。该金属层341是由铝、铝合金、铜或铜合金等材料构成，与该重布线路32连接并可自其中一开口331对外裸露。该能态层342覆盖该金属层341的至少部分表面，且该能态层342的能隙(band gap)或结合能(binding energy) 可大于或小于该金属层341的能隙或结合能，而具有与该金属层341 不同的能隙或结合能。其中，该能态层342包括含卤素、氮、氧、氢等其中至少一元素的金属化合物，且该金属化合物是由卤素、氮、氧、氢等其中至少一元素与该金属层341的金属反应而得。

要说明的是，该能态层342为对应该金属层341的构成材料及用于处理的气体或电浆的种类不同而有所不同。例如，当该金属层341 的材料为铜或铜合金，该能态层342通过含卤素、氮、氧、氢等其中至少一元素的电浆或腐蚀气体的选择，可包含CuClxOHy、CuxOHy、CuxNy、CuxNyOHz，及CuxOyNz的其中至少一者，x>0,y>0,z>0；当该金属层341的材料为铝或铝合金，该能态层342通过含卤素、氮、氧、氢等其中至少一元素的电浆或腐蚀气体的种类选择，可包含AlClx、 AlClxOHy、AlOHx、AlxNy、AlxNyOHz，及AlxOyNz的至少一者， x>0,y>0,z>0。

前述该能态层342可以是利用选择的电浆或是腐蚀性气体对该金属层341进行表面处理而形成于该金属层341表面。

通过不同电浆或是腐蚀性气体的选择对该金属层341进行表面处理，于该金属层341形成一具有所需能隙的能态层342，而可得到具有可调能态之电连接垫34的半导体测试芯片。

参阅下表1及图3，图3是利用氧电浆对该金属层341处理不同时间(20至70秒(sec))所得到的不同能态层342的XPS能谱图，表1 则是图3中虚线所示位置的金属层341与所述能态层342的结合能偏移结果，其中，为了避免金属层341材料对能态层342的XPS量测影响，因此，图3是以白金(Pt)为该金属层341材料。

表1

电浆处理时间(sec.)	结合能差(eV)
		70	+0.1
60	+0.1
		50	+0.2
40	+0.3
		30	+0.5
20	+0.6

由前述表1及图3中可清楚看出经由不同时间的氧电浆处理后即可于该金属层341表面形成具有与该金属层341不同能隙的能态层 342，因此，后续利用该具有可调能态之电连接垫34的半导体测试芯片进行打线，以应用于模拟不同环境条件的打线可靠度试验，即可通过该能态层342仿真诱导半导体组件于不同环境的氧化及腐蚀破坏状况，而得以加速可靠度测试时的反应进行，以减少可靠度测试的时间。

综上所述，本实用新型利用电浆或腐蚀性气体对半导体组件半成品的金属层341进行表面处理，而于该金属层341上形成一具有与该金属层341不同能隙的能态层342，制得具有可调能态的电连接垫的半导体测试芯片。因此，当后续利用于该半导体测试片的该电连接垫 34进行打线或形成铜凸块进行打线的可靠度测试时，即可通过该能态层342仿真诱导半导体组件于不同环境的氧化及腐蚀破坏状况，而得以加速利用该半导体测试芯片进行可靠度测试的反应进行，以减少可靠度测试的时间，故确实能达成本实用新型的目的。

Claims

1.一种具有可调能态的电连接垫的半导体测试芯片，供用于半导体组件的打线可靠度测试，该半导体测试芯片包含：半导体基底；及至少一设置在该半导体基底上的测试芯片，其特征在于：该至少一测试芯片包括：

反向该半导体基底的顶面；及

至少一电连接垫，自该顶面对外裸露，包含构成材料为铝、铝合金，或铜、铜合金的金属层，及形成于该金属层的表层的能态层，其中，该能态层结合于该金属层，且具有与该金属层不同的能隙，且该能态层包括含卤素、氮、氧、氢等至少一种元素的金属化合物。

2.根据权利要求1所述的具有可调能态的电连接垫的半导体测试芯片，其特征在于：当该金属层为铜或铜合金，该能态层选自CuClxOHy、CuxOHy、CuxNy、CuxNyOHz，或CuxOyNz，x>0,y>0,z>0；当该金属层为铝或铝合金，该能态层选自AlClx、AlClxOHy、AlOHx、AlxNy、AlxNyOHz，或AlxOyNz，x>0,y>0,z>0。

3.根据权利要求1所述的具有可调能态的电连接垫的半导体测试芯片，其特征在于：该至少一测试芯片还包含测试电路、位于该测试电路上方并与该测试电路电连接的重布线路，及覆盖该重布线路并具有至少一开口的介电层，且该至少一电连接垫与该重布线路连接并自该开口对外裸露。

4.根据权利要求3所述的具有可调能态的电连接垫的半导体测试芯片，其特征在于：该半导体测试芯片包含数个阵列分布于该半导体基底的测试芯片，阵列分布于该半导体基底的所述测试芯片可通过所述电连接垫串接而形成至少一可独立对外电连接的导电电路。