CN212322143U

CN212322143U - 滤波电路及低压差线性稳压器

Info

Publication number: CN212322143U
Application number: CN202020978735.2U
Authority: CN
Inventors: 尚林林; 姜思晓; 赵鹏; 胡东洋
Original assignee: Shenzhen State Micro Electronics Co Ltd
Current assignee: Shenzhen State Micro Electronics Co Ltd
Priority date: 2020-06-01
Filing date: 2020-06-01
Publication date: 2021-01-08
Anticipated expiration: 2030-06-01

Abstract

一种滤波电路及低压差线性稳压器，其中，滤波电路包括电容元件和导通电阻配置电路，通过接入控制信号控制导通电阻配置电路工作于吉欧姆级别的目标导通电阻中，从而可以选择电容值很小的滤波电容元件与导通电阻配置电路构成一目标极点频率的低通滤波器，使得本实施例中的滤波电路可全部集成于集成电路中且不需要使用外挂电容来实现为目标极点频率的低通滤波器，解决了传统的RC滤波电路中存在需采用大体积的外挂电容而无法全部集成于集成电路中的问题。

Description

滤波电路及低压差线性稳压器

技术领域

本申请属于降噪技术领域，尤其涉及一种滤波电路及低压差线性稳压器。

背景技术

低压差线性稳压器广泛应用于射频电源、手机、数码相机、便携式医疗设备等对噪声要求高的应用环境，因而需要对低压差线性稳压器降噪，而低压差线性稳压器的主要噪声贡献包括带隙基准、误差放大器及反馈电阻。其中，对于带隙基准，主要采用RC滤波电路降噪。但是电阻器类型的电阻在集成电路中是难以产生大电阻(例如吉欧姆级别的电阻)的，因此传统的应用中，低压差线性稳压器的RC滤波电路一般采用电容值较大的电容结合小电阻来实现RC滤波电路，而由于电容值较大的电容的体积较大，无法集成在集成电路中，因而电容一般是外挂于集成电路外，但是这种方式下RC滤波电路无法全部集成于集成电路中，会造成组装和携带等方面的不便。

因此，传统的RC滤波电路中存在需采用大体积的外挂电容而无法全部集成于集成电路中的问题。

实用新型内容

本申请的目的在于提供一种滤波电路及低压差线性稳压器，旨在解决传统的RC滤波电路中存在需采用大体积的外挂电容而无法全部集成于集成电路中的问题。

本申请实施例的第一方面提了一种滤波电路，包括：

电容元件；和

导通电阻配置电路，所述导通电阻配置电路和所述电容元件连接作为所述滤波电路的输出端，所述导通电阻配置电路的输入端作为所述滤波电路的输入端，所述导通电阻配置电路的控制端接入控制信号，所述导通电阻配置电路用于在所述控制信号的控制下，工作于吉欧姆级别的目标导通电阻中以与所述电容元件构成一目标极点频率的低通滤波器。

在一个实施例中，所述导通电阻配置电路包括：

偏置电流产生电路，所述偏置电流产生电路接入所述控制信号，所述偏置电流用于在所述控制信号的控制下输出目标偏置电流；

偏置电压产生电路，所述偏置电压产生电路与所述偏置电流产生电路连接，所述偏置电压产生电路用于在所述目标偏置电流的驱动下，输出目标偏置电压；以及

第一晶体管，所述第一晶体管与所述偏置电压产生电路和所述偏置电流产生电路连接，所述第一晶体管用于在所述控制信号和所述目标偏置电压的驱动下，导通并工作于所述目标导通电阻中。

在一个实施例中，所述第一晶体管包括第一PMOS管，所述第一PMOS管的栅极为所述第一晶体管的控制端，所述第一PMOS管的源极为所述第一晶体管的输入端，所述第一PMOS管的漏极为所述第一晶体管的输出端，所述第一晶体管的控制端和所述偏置电流产生电路连接，所述第一晶体管的输入端和所述偏置电压产生电路连接，所述第一晶体管的输出端和所述电容元件连接。

在一个实施例中，所述第一PMOS管在所述目标偏置电压的驱动下工作在深亚阈值区。

在一个实施例中，所述偏置电压产生电路包括第二PMOS管，所述第二PMOS管的栅极和漏极共接于所述偏置电流产生电路，所述第二PMOS管的源极和所述第一晶体管连接。

在一个实施例中，所述偏置电流产生电路包括反相器，所述反相器的输入端接入所述控制信号，所述反相器的电源端和所述偏置电压产生电路连接，所述反相器的输出端和所述第一晶体管连接。

在一个实施例中，所述反相器包括第三PMOS管和第一NMOS管，所述第三PMOS管的栅极和所述第一NMOS管的栅极共接作为所述反相器的输入端，所述第三PMOS管的源极作为所述反相器的电源端，所述第三PMOS管的漏极和所述第一NMOS管的漏极共接作为所述反相器的输出端，所述第一NMOS管的源极接地。

在一个实施例中，所述滤波电路由集成电路实现。

在一个实施例中，所述电容元件为皮法级电容。

本申请实施例的第二方面提了一种低压差线性稳压器，包括如本申请实施例的第一方面所述的滤波电路，所述滤波电路全部集成于所述低压差线性稳压器所在的集成电路中。

上述的滤波电路包括电容元件和导通电阻配置电路，通过接入控制信号控制导通电阻配置电路工作于吉欧姆级别的目标导通电阻中，从而可以选择电容值很小的滤波电容元件与导通电阻配置电路构成一目标极点频率的低通滤波器，使得本实施例中的滤波电路可全部集成于集成电路中且不需要使用外挂电容来实现为目标极点频率的低通滤波器，解决了传统的RC滤波电路中存在需采用大体积的外挂电容而无法全部集成于集成电路中的问题。

附图说明

图1为本申请一实施例提供的滤波电路的电路示意图；

图2为图1所示的滤波电路中导通电阻配置电路的电路示意图；

图3为图2所示的滤波电路的示例电路原理图；

图4为图3所示的滤波电路的另一示例电路原理图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1示出了本申请实施例的第一方面提供的滤波电路的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

本实施例中的滤波电路，包括：电容元件100和导通电阻配置电路200，导通电阻配置电路200和电容元件100连接作为滤波电路的输出端，导通电阻配置电路200的输入端作为滤波电路的输入端，导通电阻配置电路200的控制端接入控制信号EN，导通电阻配置电路200用于在控制信号EN的控制下，工作于吉欧姆级别的目标导通电阻中，以和电容元件100构成一目标极点频率的低通滤波器。滤波电路的输入端接入需滤波的信号VREF，滤波电路的输出端输出将信号VREF滤除噪音后的信号VREFC。

可选的，本实施例中的滤波电路可以应用于低压差线性稳压器中，以降低低压差线性稳压器的带隙基准所产生的噪声。

应理解，电容元件100包括但不限于：贴片电容、电解电容、电容器等；导通电阻配置电路200可以由具备可控的导通电阻的开关管元件以及控制该开关管元件处于目标导通电阻的偏置电流和偏置电压产生元件等。

应理解，本实施例中的控制信号EN可以为高电平信号、低电平信号等。目标导通电阻可以为吉欧姆级别的电阻(即为1GΩ以上的电阻)。目标极点频率为滤波电路所在的低压差线性稳压器所需的降噪的极点频率。

本实施例中的滤波电路包括电容元件100和导通电阻配置电路200，通过接入控制信号EN控制导通电阻配置电路200来工作于吉欧姆级别的目标导通电阻中，从而可以选择电容值很小的滤波电容元件100与导通电阻配置电路200构成一目标极点频率的低通滤波器，使得本实施例中的滤波电路可全部集成于集成电路中且不需要使用外挂电容来实现为目标极点频率的低通滤波器，解决了传统的RC滤波电路中存在需采用大体积的外挂电容而无法全部集成于集成电路中的问题。

请参阅图2，在一个实施例中，导通电阻配置电路200包括：偏置电流产生电路210、偏置电压产生电路220以及第一晶体管230，偏置电流产生电路210接入控制信号EN，偏置电压产生电路220与偏置电流产生电路210连接，第一晶体管230与偏置电压产生电路220和偏置电流产生电路210连接；偏置电流用于在控制信号EN的控制下输出目标偏置电流；偏置电压产生电路220用于在目标偏置电流的驱动下，输出目标偏置电压；第一晶体管230用于在控制信号EN和目标偏置电压的驱动下，导通并工作于目标导通电阻中。

可选的，目标偏置电流可以为纳安级别的偏置电流。

应理解，偏置电流产生电路210的控制端作为导通电阻配置电路200的控制端接入控制信号EN，偏置电压产生电路220和第一晶体管230的连接端作为滤波电路的输入端接入需滤波的信号VREF，第一晶体管230的输出端和电容元件100连接作为滤波电路的输出端以输出经滤波电路滤波后的信号VREFC。

应理解，本实施例中的偏置电流产生电路210可以由反相器U1构成，可选的，本实施例中的偏置电流产生电路210还可以由具备上拉功能的开关管和具备下拉功能的开关构成，例如PMOS管和NMOS管、或者PNP三极管和NPN三极管等。偏置电压产生电路220可以由开关管构成，例如PMOS管、NMOS管、PNP三极管、NPN三极管等。第一晶体管230可以由能够处于亚阈值区的开关管构成，例如PMOS管、NMOS管等。

可选的，本实施例中的偏置电流产生电路210在控制信号EN的控制下输出目标偏置电流并将偏置电压产生电路220通过偏置电流产生电路210和第一晶体管230短接，从而使得偏置电压产生电路220在目标偏置电流的控制下产生的电压输送到第一晶体管230的两端。

可选的，本实施例中目标偏置电流为极小的偏置电流，从而使得善缘电压产生电路产生一极小的偏置电压，进而使得第一晶体管230产生一极大的导通电阻。

请参阅图3，在一个实施例中，第一晶体管230包括第一PMOS管Q1，第一PMOS管Q1的栅极为第一晶体管230的控制端，第一PMOS管Q1的源极为第一晶体管230的输入端，第一PMOS管Q1的漏极为第一晶体管230的输出端。第一晶体管230的控制端和偏置电流产生电路210连接，第一晶体管230的输入端和偏置电压产生电路220连接，第一晶体管230的输出端和电容元件100连接。

应理解，本实施例中的控制信号EN为低电平信号有效的控制信号EN，偏置电压产生电路220的偏置电压为栅源电压。

应理解，第一PMOS管Q1在目标偏置电压的驱动下工作在深亚阈值区。当第一PMOS管Q1工作在深亚阈值区时，第一PMOS管Q1会产生一个大的导通电阻。

请参阅图3，在一个实施例中，偏置电压产生电路220包括第二PMOS管Q2，第二PMOS管Q2的栅极和漏极共接于偏置电流产生电路210，第二PMOS管Q2的源极和第一晶体管230连接。

请参阅图3，在一个实施例中，偏置电流产生电路210包括反相器U1，反相器U1的输入端接入控制信号EN，反相器U1的电源端和偏置电压产生电路220连接，反相器U1的输出端和第一晶体管230连接。可选的，本实施例中的反相器U1输出的目标偏置电流可以为反相器U1的关断电流。

应理解，反相器U1在控制信号EN的驱动下，反相器U1的电源端和输出端短接，反相器U1与地不连接，即反相器U1的电源到地的漏电流极小，因此，反相器U1输出到偏置电压产生电路220的偏置电流极小，且偏置电压产生电路220与反相器U1连接的一端通过反相器U1和第一晶体管230与反相器U1连接的一端短接。

请参阅图4，在一个实施例中，反相器U1包括第三PMOS管Q3和第一NMOS管Q4，第三PMOS管Q3的栅极和第一NMOS管Q4的栅极共接作为反相器U1的输入端，第三PMOS管Q3的源极作为反相器U1的电源端，第三PMOS管Q3的漏极和第一NMOS管Q4的漏极共接作为反相器U1的输出端，第一NMOS管Q4的源极接地。

可选的，在一个实施例中电容元件100为皮法级电容C1。

可选的，滤波电路由集成电路实现。

结合图4，简述本实施例中的滤波电路的一种工作过程如下：

1、当控制信号EN为低电平时，第三PMOS管Q3导通图中的A点和B点短接，即第一PMOS管Q1的栅源电压和第二PMOS管Q2的源漏电压相等。

2、当控制信号EN为低电平时，第一NMOS管Q4同时截止，VREF经过第二PMOS管Q2、第三PMOS管Q3以及第一NMOS管Q4的支路电流极小，第二PMOS管Q2处于截止区，源漏电压很小，因此第一PMOS管Q1的栅源电压也很小，第一PMOS管Q1工作在深亚阈值区，导通电阻为1吉欧姆以上的电阻，第一PMOS管Q1与皮法级电容C1组成极点频率低至0.1Hz的低通滤波电路，从而实现VREFC的低噪声。

应理解，从上述工作过程中可以看出，本实施例中的第三PMOS管Q3、第一NMOS管Q4以及第二PMOS管Q2可以使得第一PMOS管Q1产生1吉欧姆以上的电阻，从而使得第一PMOS管Q1与皮法级电容C1组成极点频率低至0.1Hz的低通滤波电路，从而实现了VREFC的低噪声，且本实施例中的第三PMOS管Q3、第一NMOS管Q4、第二PMOS管Q2、第一PMOS管Q1以及皮法级电容C1的体积都小，可全部集成于集成电路中，无需采用传统的使用外挂大电容的方式，解决了传统的RC滤波电路中存在需采用大体积的外挂电容而无法全部集成于集成电路中的问题。

本申请实施例的第二方面还提供了一种低压差线性稳压器，包括如本实施例的第一方面所述的滤波电路，滤波电路全部集成于低压差线性稳压器的集成电路中。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims

1.一种滤波电路，其特征在于，包括：

电容元件；和

2.如权利要求1所述的滤波电路，其特征在于，所述导通电阻配置电路包括：

3.如权利要求2所述的滤波电路，其特征在于，所述第一晶体管包括第一PMOS管，所述第一PMOS管的栅极为所述第一晶体管的控制端，所述第一PMOS管的源极为所述第一晶体管的输入端，所述第一PMOS管的漏极为所述第一晶体管的输出端，所述第一晶体管的控制端和所述偏置电流产生电路连接，所述第一晶体管的输入端和所述偏置电压产生电路连接，所述第一晶体管的输出端和所述电容元件连接。

4.如权利要求3所述的滤波电路，其特征在于，所述第一PMOS管在所述目标偏置电压的驱动下工作在深亚阈值区。

5.如权利要求2所述的滤波电路，其特征在于，所述偏置电压产生电路包括第二PMOS管，所述第二PMOS管的栅极和漏极共接于所述偏置电流产生电路，所述第二PMOS管的源极和所述第一晶体管连接。

6.如权利要求2所述的滤波电路，其特征在于，所述偏置电流产生电路包括反相器，所述反相器的输入端接入所述控制信号，所述反相器的电源端和所述偏置电压产生电路连接，所述反相器的输出端和所述第一晶体管连接。

7.如权利要求6所述的滤波电路，其特征在于，所述反相器包括第三PMOS管和第一NMOS管，所述第三PMOS管的栅极和所述第一NMOS管的栅极共接作为所述反相器的输入端，所述第三PMOS管的源极作为所述反相器的电源端，所述第三PMOS管的漏极和所述第一NMOS管的漏极共接作为所述反相器的输出端，所述第一NMOS管的源极接地。

8.如权利要求1-7任意一项所述的滤波电路，其特征在于，所述滤波电路由集成电路实现。

9.如权利要求1-7任意一项所述的滤波电路，其特征在于，所述电容元件为皮法级电容。

10.一种低压差线性稳压器，其特征在于，包括如权利要求1-9任意一项所述的滤波电路，所述滤波电路全部集成于所述低压差线性稳压器所在的集成电路中。