CN102710226B - 功放装置 - Google Patents
功放装置 Download PDFInfo
- Publication number
- CN102710226B CN102710226B CN201210171618.5A CN201210171618A CN102710226B CN 102710226 B CN102710226 B CN 102710226B CN 201210171618 A CN201210171618 A CN 201210171618A CN 102710226 B CN102710226 B CN 102710226B
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- resistance
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明技术方案提供一种功放装置,包括:电流提供单元、第一MOS管、第二MOS管、滤波电容、共模电压产生单元和第一放大器;所述电流提供单元,适于产生基准电流;所述共模电压产生单元,适于产生第一共模电压;所述第一MOS管的源极适于输入第一共模电压,所述第一MOS管的漏极连接所述滤波电容的第一极,所述第一MOS管的栅极连接所述第二MOS管的栅极;所述第二MOS管的源极连接所述第一MOS管的源极,所述第二MOS管的漏极与栅极相连接,所述第二MOS管的漏极适于输入基准电流;所述滤波电容的第一极连接所述第一放大器的共模电压输入端,第二极接地;其中,所述基准电流使所述第一MOS管工作在亚阈值区。
Description
技术领域
本发明涉及放大器领域,特别涉及一种功放装置。
背景技术
公开号为CN 101958690A的中国专利申请公开一种D类音频功率放大器电路,第一级放大器两个输入端连接音频信号,第一级放大器两个输出端串接输入电阻后连接至第二级放大器的两个输入端,两个反馈电阻连接第一级放大器的两对输入、输出端;第二级放大器的一个输出端串接第一比较器、第一驱动电路接至扬声器的一个输入端,第二级放大器的另一个输出端串接第二比较器、第二驱动电路接至扬声器的另一个输入端,两个反馈电容连接第二级放大器的两对输入、输出端,两个反馈电阻连接在第二级放大器的输入端和扬声器的输入端。
虽然公开号为CN 101958690A的中国专利申请公开的技术方案可以减少总谐波失真,但是对电源噪声的抑制作用非常小。
发明内容
本发明技术方案解决的是现有功放器无法有效抑制电源噪声。
本发明技术方案提供一种功放装置,包括:电流提供单元、第一MOS管、第二MOS管、滤波电容、共模电压产生单元和第一放大器;
所述电流提供单元,适于产生基准电流;
所述共模电压产生单元,适于产生第一共模电压;
所述第一MOS管的源极适于输入第一共模电压,所述第一MOS管的漏极连接所述滤波电容的第一极,所述第一MOS管的栅极连接所述第二MOS管的栅极;
所述第二MOS管的源极连接所述第一MOS管的源极,所述第二MOS管的漏极与栅极相连接,所述第二MOS管的漏极适于输入基准电流;
所述滤波电容的第一极连接所述第一放大器的共模电压输入端,第二极接地;
其中,所述基准电流使所述第一MOS管工作在亚阈值区。
可选择的,所述的功放装置还包括调节电阻,所述第二MOS管的漏极通过所述调节电阻与栅极相连接;
所述调节电阻的第一端与所述第二MOS管的漏极相连接,所述调节电阻的第二端与所述第二MOS管的栅极和所述电流提供单元相连接。
可选择的,所述的功放装置还包括调节单元,所述调节单元包括:第一子MOS管和第二子MOS管;
所述第一子MOS管的源极连接所述第一MOS管的漏极,所述第一子MOS管的漏极连接所述滤波电容的第一极,所述第一子MOS管的栅极连接所述第二子MOS管的栅极;
所述第二子MOS管的源极连接所述第二MOS管的漏极,所述第二子MOS管的漏极与栅极相连接,所述第二子MOS管的漏极适于输入基准电流。
与现有技术相比,本发明技术方案将工作在亚阈值区的MOS管与滤波电容形成具有低极点的滤波电路,有效的抑制了电源噪声。并且,由于工作在亚阈值区的MOS管和电容值较小的滤波电容均可以集成在芯片内,所以,节约了设计成本和设计空间,提高了系统设计的集成度。
本发明技术方案的功放装置还可以通过调节单元或调节电阻,保证基准电流可以更准确的镜像到工作在亚阈值区的MOS管上,使得该MOS管稳定的工作在亚阈值区。
附图说明
图1为现有技术的D类功放器的一结构示意图;
图2为现有技术的D类功放器的局部结构示意图;
图3为现有技术的D类功放器的另一结构示意图;
图4为本发明技术方案的功放装置的实施例一的一结构示意图;
图5为本发明技术方案的功放装置的实施例一的另一结构示意图;
图6为本发明技术方案的电流提供单元的结构示意图;
图7为本发明技术方案的共模电压产生单元的结构示意图;
图8为本发明技术方案的功放装置的实施二例结构示意图;
图9为本发明技术方案的功放装置的实施三例结构示意图;
图10为本发明技术方案的功放装置的实施四例结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明,本发明的优点和特征将更清楚。
D类功放器的一个主要噪声源是电源本身。如图1所示,现有D类功放器芯片内具有依次连接的第一放大器Amp1、第二放大器Amp2和PWM调制单元。所述第一放大器Amp1具有第一输入端INN、第二输入端INP、第一输出端VOP1和第二输出端VON1。第一放大器Amp1的第一输出端VOP1和第二输出端VON1分别连接第二放大器Amp2的两个输入端。第二放大器Amp2的第一输出端VOP2和第二输出端VOP2分别连接至PWM调制单元。第一电阻R1和第二电阻R2组成的分压电路提供所述第一放大器Amp1和第二放大器Amp2的共模电压。
在D类功放器中,电源的噪声主要来自于第一放大器Amp1和第二放大器Amp2,而第一放大器Amp1的噪声会被第二放大器Amp2放大后输出。一些放大器,如差分运算放大器,对电源噪声的抑制能力很强,不考虑外围器件失配的情况下可以达到100dB以上。所以,对于实际应用的差分运算放大器,电源抑制比(Power Supply Rejection Ratio,PSRR)的主要限制因素为:共模电压上的扰动通过外围器件和应用的环境放大,输出至输出端。
以图2所示的第一放大器Amp1为例。当第一放大器Amp1输入信号接地时,电源加1vp正弦波信号扰动,第一放大器Amp1考虑输入电阻与反馈电阻失配的影响,输出的大小为PSRR的倒数。第一放大器Amp1的输出VOP1-VON1的计算过程如下:
由差分运算放大器的差分工作特性,可得到下列公式:
VOP1+VON1=2*VREF
上述公式中S为拉普拉斯算子,AV代表第一放大器Amp1的直流增益大小,RINN代表电阻RINN阻值,RINP代表电阻RINP阻值,CINP代表电容CINP电容值,CINN代表电容CINN电容值,RF1代表电阻RF1阻值,RF2代表电阻RF2阻值,VREF代表共模电压,VOP1代表第一放大器Amp1的第一输出端的输出电压,VON1代表第一放大器Amp1的第二输出端的输出电压。
由上述两个公式联立,AV>>1,1/AV近似为0,可得VOP1-VON1结果:
输入电阻RINN、RINP和电容CINN、CINP的失配一般都在±5%,考虑第一放大器Amp1放大倍数的失配为10%,此时计算放大倍数的失配对PSRR的贡献为32dB。即,在第一放大器Amp1的共模电压输入端为电源扰动的一半时,第一放大器Amp1的PSRR为32dB。
若输入电阻和电容的失配为1%,可得第一放大器Amp1的PSRR为52dB。但是,输入电阻和电容的失配无法控制在1%以内,且共模电压VREF为电源电压的一半,第一电阻R1的电阻一般为200kΩ左右,芯片内置的电容一般只有数十上百pF的电容,这样导致共模电压VREF为对于217Hz的电源扰动只有一半的衰减,所以现有D类的功放PSRR普遍小于50dB。
如图3所示,为了解决这个问题,现有技术在D类功放器芯片外设置一个电容CB,与芯片内的电阻形成滤波电路。电容CB的电容值为1μF,第一电阻R1和第二电阻R2的电阻值为200KΩ,这样,电源到共模电压输出形成一个低通滤波器。外置1μF电容(低通截止频率为1.6Hz)对电源217Hz噪声有-49dB的衰减。考虑10%的外围器件失配,会增加32dB的PSRR,同时PSRR下降6dB,总共可达到75dB的PSRR。
从上述分析可知,通过增加运算放大器外围的器件匹配度和共模电压产生电路的PSRR可以提高总的PSRR。运算放大器外围器件的匹配性不容易控制,所以,通过在芯片外设置大电容,可以提高共模电压产生电路的PSRR,从而提高了总的PSRR。然而,在芯片外置大电容会增加设计成本和设计空间,也会降低系统设计的集成度。
所以,本发明实施例一提供一种功放装置,如图4所示,所述功放装置包括:电流提供单元11、第一MOS管M1、第二MOS管M2、滤波电容C1、共模电压产生单元12和第一放大器Amp1;
所述电流提供单元11,适于产生基准电流;
所述共模电压产生单元12,适于产生第一共模电压;
所述第一MOS管M1的源极适于输入第一共模电压,所述第一MOS管M1的漏极连接所述滤波电容的第一极,所述第一MOS管M1的栅极连接所述第二MOS管M2的栅极;
所述第二MOS管M2的源极连接所述第一MOS管M1的源极,所述第二MOS管M2的漏极与栅极相连接,所述第二MOS管M2的漏极适于输入基准电流;
所述滤波电容C1的第一极连接所述第一放大器Amp1的共模电压输入端,第二极接地;
其中,所述基准电流使所述第一MOS管M1工作在亚阈值区。
所述第一放大器Amp1可以为差分放大器。
所述第一MOS管M1和第二MOS管M2构成一个电流镜,所述第二MOS管M2的宽长比大于所述第一MOS管M1的宽长比。第一MOS管M1和第二MOS管M2的漏极电流比值等于第一MOS管M1和第二MOS管M2的宽长比的比值,所以,第一MOS管M1的漏极电流可以由第二MOS管M2的漏极电流按比例缩小获得。所述第二MOS管M2的漏极电流为电流提供单元11提供的基准电流,因而,通过调整电流提供单元11提供的基准电流,可以控制第一MOS管M1的漏极电流大小,从而使第一MOS管M1工作在亚阈值区。
工作在亚阈值区的第一MOS管M1具有较高的电阻值,与滤波电容C1组成滤波电路后,将过滤后的第一共模电压输出至第一放大器Amp1的共模电压输入端,使得第一放大器Amp1具有较高的PSRR。所述第一MOS管M1和滤波电容C1组成的滤波电路的极点与第一放大器Amp1的噪声的衰减频率相关。具体的,工作在亚阈值区的第一MOS管M1的电阻值为100MΩ~1000GΩ,滤波电容C1的电容值为0.1pF~100pF。
图4所示的所述第一MOS管M1和第二MOS管M2均为PMOS管。如图5所示,所述第一MOS管M1和第二MOS管M2还可以均为NMOS管。
如图6所示,在本实施例中,所述电流提供单元11可以包括:电流源111和电流镜112,所述电流源111提供所述电流镜112的输入电流,所述电流镜112输出所述基准电流。
具体的,电流镜112包括第三MOS管M3和第四MOS管M4。所述第三MOS管M3的源极连接所述第四MOS管M4的源极,所述第四MOS管M4的漏极连接电流源111,所述第三MOS管M3的栅极连接所述第四MOS管M4的栅极。所述第四MOS管M4的源极接地,所述第三MOS管M3的漏极输出基准电流,所述第四MOS管M4的栅极连接所述第四MOS管M4的漏极。
所述第四MOS管M4的宽长比大于所述第三MOS管M3的宽长比。第四MOS管M4和第三MOS管M3的漏极电流比值等于第四MOS管M4和第三MOS管M3的宽长比的比值,所以,第三MOS管M3输出的基准电流可以由第四MOS管M4漏极的输入电流按比例缩小获得。所述第四MOS管M4漏极的输入电流由电流源111提供,因而,通过设置不同大小的电流源111,来调整电流提供单元11提供的基准电流。
图6所示的电流镜112是由NMOS管构成,本领域技术人员可以知道电流镜112也可以由PMOS管构成,也可以不按限于两个MOS管,此处不再赘述。
在其他实施例中,所述电流提供单元11也可以包括:带隙基准电路和电流镜112,所述带隙基准电路提供所述电流镜112的输入电流,所述电流镜112输出所述基准电流。
如图7所示,所述共模电压产生单元12可以包括:第一电阻R1和第二电阻R2。所述第一电阻R1的第一端连接电源,所述第一电阻R1的第二端连接第二电阻的第一端。所述第二电阻R2的第一端产生所述共模电压,所述第二电阻R2的第二端接地。
根据本发明的实施例一,由于工作在亚阈值区的第一MOS管M1电阻很大,所以能与滤波电容C1产生较低的RC极点,较大的衰减了电源上的噪声。当第一MOS管M1电阻为10GΩ,内部电容为10pF,共模电压相对于电源的低通截止频率为1.6Hz,对于217Hz的电源噪声有43dB的衰减,即可以提高43dB的PSRR,此时考虑10%的失配,总的电源抑制比可达69dB。
如图8所示,本发明实施例二提供的功放装置与实施例一相比,增加了第二放大器Amp2,所述第二放大器Amp2的共模电压输入端连接所述滤波电容C1的第一极。
如图9所示,本发明实施例三提供的功放装置与实施例一相比,增加了调节电阻RX,第二MOS管M2的漏极通过调节电阻RX与栅极相连接。调节电阻RX的第一端与第二MOS管M2的漏极相连接,调节电阻RX的第二端与第二MOS管M2的栅极和电流提供单元11相连接。
调节电阻RX可以使第一MOS管M1的源漏电压和第二MOS管M2的源漏电压基本相等。
本发明实施例三不但可以实现实施例一所能达到的技术效果,还能通过增加的调节电阻,保证基准电流可以更准确的镜像到第一MOS管上,使得第一MOS管稳定的工作在亚阈值区。
如图10所示,本发明实施例四提供的功放装置与实施例一相比,增加了调节单元13,调节单元13包括:第一子MOS管M11和第二子MOS管M12。
第一子MOS管M11的源极连接第一MOS管M1的漏极,第一子MOS管M11的漏极连接滤波电容C1的第一极,第一子MOS管M11的栅极连接第二子MOS管M12的栅极;
第二子MOS管M12的源极连接第二MOS管M2的漏极,第二子MOS管M12的漏极与栅极相连接,第二子MOS管M12的漏极适于输入基准电流。
本发明实施例四不但可以实现实施例一所能达到的技术效果,还能通过增加的调节单元,保证基准电流可以更准确的镜像到第一MOS管上,使得第一MOS管稳定的工作在亚阈值区。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定范围。
Claims (10)
1.一种功放装置,其特征在于,包括:电流提供单元、第一MOS管、第二MOS管、滤波电容、共模电压产生单元和第一放大器;
所述电流提供单元,适于产生基准电流;
所述共模电压产生单元,适于产生第一共模电压;
所述第一MOS管的源极适于输入第一共模电压,所述第一MOS管的漏极连接所述滤波电容的第一极,所述第一MOS管的栅极连接所述第二MOS管的栅极;
所述第二MOS管的源极连接所述第一MOS管的源极,所述第二MOS管的漏极与栅极相连接,所述第二MOS管的漏极适于输入基准电流;
所述滤波电容的第一极连接所述第一放大器的共模电压输入端,第二极接地;
其中,所述基准电流使所述第一MOS管工作在亚阈值区。
2.如权利要求1所述的功放装置,其特征在于,所述第一MOS管的电阻值为100MΩ~1000GΩ,所述滤波电容的电容值为0.1pF~100pF。
3.如权利要求1所述的功放装置,其特征在于,还包括调节电阻,所述第二MOS管的漏极通过所述调节电阻与栅极相连接;
所述调节电阻的第一端与所述第二MOS管的漏极相连接,所述调节电阻的第二端与所述第二MOS管的栅极和所述电流提供单元相连接。
4.如权利要求1所述的功放装置,其特征在于,还包括调节单元,所述调节单元包括:第一子MOS管和第二子MOS管;
所述第一子MOS管的源极连接所述第一MOS管的漏极,所述第一子MOS管的漏极连接所述滤波电容的第一极,所述第一子MOS管的栅极连接所述第二子MOS管的栅极;
所述第二子MOS管的源极连接所述第二MOS管的漏极,所述第二子MOS管的漏极与栅极相连接,所述第二子MOS管的漏极适于输入基准电流。
5.如权利要求1所述的功放装置,其特征在于,所述第一MOS管和第二MOS管均为NMOS管。
6.如权利要求1所述的功放装置,其特征在于,所述电流提供单元包括:电流源和电流镜,所述电流源提供所述电流镜的输入电流,所述电流镜输出所述基准电流。
7.如权利要求1所述的功放装置,其特征在于,所述电流提供单元包括:带隙基准电路和电流镜,所述带隙基准电路提供所述电流镜的输入电流,所述电流镜输出所述基准电流。
8.如权利要求1所述的功放装置,其特征在于,所述共模电压产生单元包括:第一电阻和第二电阻,所述第一电阻的第一端连接电源,所述第一电阻的第二端连接第二电阻的第一端,所述第二电阻的第一端产生所述共模电压,所述第二电阻的第二端接地。
9.如权利要求1所述的功放装置,其特征在于,还包括第二放大器,所述第二放大器的共模电压输入端连接所述滤波电容的第一极。
10.如权利要求9所述的功放装置,其特征在于,所述第一放大器和所述第二放大器为差分放大器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210171618.5A CN102710226B (zh) | 2012-05-29 | 2012-05-29 | 功放装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210171618.5A CN102710226B (zh) | 2012-05-29 | 2012-05-29 | 功放装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102710226A CN102710226A (zh) | 2012-10-03 |
CN102710226B true CN102710226B (zh) | 2015-04-29 |
Family
ID=46902824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210171618.5A Active CN102710226B (zh) | 2012-05-29 | 2012-05-29 | 功放装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102710226B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106470016B (zh) * | 2015-08-20 | 2019-10-01 | 立锜科技股份有限公司 | 差分放大电路 |
CN114793313A (zh) * | 2022-01-14 | 2022-07-26 | 电子科技大学 | 一种具有PSRR增强的Class D音频功放芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030697B1 (en) * | 2003-11-18 | 2006-04-18 | Xilinx, Inc. | Method and apparatus for providing high common-mode rejection ratio in a single-ended CMOS operational transconductance amplifier |
CN101958690A (zh) * | 2009-07-17 | 2011-01-26 | 上海沙丘微电子有限公司 | D类音频功率放大器电路 |
CN102332869A (zh) * | 2011-06-10 | 2012-01-25 | 无锡友达电子有限公司 | 高集成度btl音频功率放大器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7834696B2 (en) * | 2008-04-04 | 2010-11-16 | Infineon Technologies Ag | Common mode control circuitry for multi-stage operational amplifiers |
-
2012
- 2012-05-29 CN CN201210171618.5A patent/CN102710226B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030697B1 (en) * | 2003-11-18 | 2006-04-18 | Xilinx, Inc. | Method and apparatus for providing high common-mode rejection ratio in a single-ended CMOS operational transconductance amplifier |
CN101958690A (zh) * | 2009-07-17 | 2011-01-26 | 上海沙丘微电子有限公司 | D类音频功率放大器电路 |
CN102332869A (zh) * | 2011-06-10 | 2012-01-25 | 无锡友达电子有限公司 | 高集成度btl音频功率放大器 |
Non-Patent Citations (2)
Title |
---|
一种改进的内置式基准电流源的设计;张耀忠等;《应用科学学报》;20060130;第24卷(第1期);第50-54页 * |
一种适用于D类音频功放的全差分运算放大器;王会影等;《微电子学》;20120229;第42卷(第1期);第13-16页 * |
Also Published As
Publication number | Publication date |
---|---|
CN102710226A (zh) | 2012-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107294501B (zh) | 一种斩波放大电路装置及其实现方法 | |
CN102694514B (zh) | 功放装置 | |
CN104426491B (zh) | 运算放大电路、主动电极及电生理信号采集系统 | |
CN101978600A (zh) | 电容乘法器电路 | |
CN104685904B (zh) | 电容式麦克风及其阻抗变换器 | |
CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
CN102710226B (zh) | 功放装置 | |
CN104348431B (zh) | 共模反馈的差分放大电路及方法、集成电路 | |
Moradi et al. | Designing a low-power LNA and filter for portable EEG acquisition applications | |
Grassi et al. | Increased EMI immunity in CMOS operational amplifiers using an integrated common-mode cancellation circuit | |
CN215268207U (zh) | 一种主动电极芯片及信号采集系统 | |
CN111541433B (zh) | 一种跨导运算放大电路及滤波电路 | |
US8279011B2 (en) | Amplifier circuit and method of signal amplification | |
CN111835304B (zh) | 一种用于传感器模拟前端的跨导运算放大器 | |
Huang et al. | A ECG offset cancelling readout circuit using a current mode feedback loop technique | |
Bano et al. | Low voltage low power single ended operational transconductance amplifier for low frequency applications | |
CN111865243A (zh) | 一种适用于生物医学信号采集模拟前端的可变增益放大器 | |
Giri et al. | Fully integrated sub-threshold body biased low noise portable ECG frontend | |
CN105305971A (zh) | 一种减小输入电容的低噪前置放大器电路 | |
Zhang et al. | An ultra-low-power filtering technique for biomedical applications | |
CN108233874B (zh) | 一种用于生理信号检测的斩波稳定仪表放大器电路 | |
CN111585531A (zh) | 一种直流耦合差分前端放大器电路 | |
Saeidian et al. | An ultra‐low‐power, low‐noise tunable electrocardiogram amplifier | |
Arshad et al. | Operational Transconductance Amplifier based Universal Active Filter for Biomedical Signal Processing Unit | |
CN113346869B (zh) | 一种应用于微弱信号读取的高效纹波抑制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: 200233, No. 418, Guiping Road, Shanghai, Xuhui District, 15 Floor Applicant after: SHANGHAI AWINIC ELECTRONIC TECHNOLOGY CO., LTD. Address before: 200233, No. 418, Guiping Road, Shanghai, Xuhui District, 15 Floor Applicant before: Shanghai AWINIC Technology Co. Ltd |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SHANGHAI AWINIC TECHNOLOGY CO. LTD TO: SHANGHAI AWINIC ELECTRONIC TECHNOLOGY CO., LTD. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |