CN212208086U - 一种飞腾处理器的板卡接口 - Google Patents

Abstract

一种飞腾处理器的板卡接口，该板卡接口包括用于与PCI‑E总线连接的连接器，连接器包括第一连接器和第二连接器，第一连接器和第二连接器均包括两排并列设置的引脚，引脚通过引脚焊盘封装在板卡上，第一连接器和第二连接器的引脚均与安装在板卡上的处理器、DDR RAM、FLASH、电源管理模块信号连接。该板卡接口设计合理、实用方便，通过第一连接器和第二连接器的设置，只需插拔电缆即可实现PCI‑E总线功能，实现了一卡多用。

Description

一种飞腾处理器的板卡接口

技术领域

本实用新型涉及处理器技术领域，特别是一种飞腾处理器的板卡接口。

背景技术

随着我国科技的发展，国产处理器得到了广泛应用。

针对新型的高性能复杂飞腾FT-2000A处理器，因为管脚达到900脚左右，且让处理器工作正常，外围还需要FLASH、DDR RAM、电源管理部分，每个基于同款处理器的产品应用都需要重新设计处理器电路，造成设计时间、布板时间以及生产成本巨大，重复工作多，效率低下，不利于新产品的快速上市。

实用新型内容

本实用新型所要解决的技术问题是针对现有技术的不足，提供一种设计合理、简单实用、便于板卡与PCI-E总线连接的飞腾处理器的板卡接口。

本实用新型所要解决的技术问题是通过以下的技术方案来实现的。本实用新型是一种飞腾处理器的板卡接口，该接口包括用于与PCI-E总线连接的连接器，连接器包括第一连接器和第二连接器，第一连接器和第二连接器均包括两排并列设置的引脚，引脚通过引脚焊盘封装在板卡上，第一连接器和第二连接器的引脚均与安装在板卡上的处理器、DDRRAM、FLASH、电源管理模块信号连接。

本实用新型所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的飞腾处理器的板卡接口，所述引脚通过引脚焊盘封装，引脚焊盘的长度为0.6mm，引脚焊盘的宽度为0.3mm。

本实用新型所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的飞腾处理器的板卡接口，每排引脚的数量为20个。

本实用新型所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的飞腾处理器的板卡接口，处理器、DDR RAM、FLASH、电源管理模块与连接器之间用以下信号进行信号连接：

（1）第一连接器连接的信号包括状态信号PRSNT1、控制信号WAKE、控制信号PERST、数字地信号GND、参考时钟信号REFCLK+、参考时钟信号REFCLK-和PCI-E X4的4个 Lane信号，每个Lane信号包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为0到3；

（2）第二连接器连接的信号包括状态信号PRSNT2、数字地信号GND及PCI-E X4的4个Lane信号，每个Lane信号包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为4到7。

本实用新型所要解决的技术问题还可以通过以下的技术方案来进一步实现，对于以上所述的飞腾处理器的板卡接口，第一连接器和第二连接器的差分信号对的两根信号+、-相邻走线、且周围用数字地进行隔离。

与现有技术相比，本实用新型将处理器、DDR RAM、FLASH、电源管理模块集中到一块板卡上，通过将连接器设置在板卡上，与处理器、DDR RAM、FLASH、电源管理模块信号连接，利用插拔电缆即可实现PCI-E总线功能，从而只需要设计一块板卡，即可满足多变的产品应用，大大降低了成本。该板卡接口设计合理、实用方便，通过第一连接器和第二连接器的设置，只需插拔电缆即可实现PCI-E总线功能，实现了一卡多用。

附图说明

图1为本实用新型的一种结构示意图；

图2为本实用新型引脚焊盘的结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参照图1-2，一种飞腾处理器的板卡1接口，该接口包括用于与PCI-E总线连接的连接器6，连接器6包括第一连接器和第二连接器，第一连接器和第二连接器均包括两排并列设置的引脚，引脚通过引脚焊盘7封装在板卡1上，第一连接器和第二连接器的引脚均与安装在板卡1上的处理器2、DDR RAM3、FLASH4、电源管理模块5信号连接。

本实用新型的详细内容：

1、PCI-E总线连接器接口

PCI-E总线连接器接口包含第一连接器和第二连接器，第一连接器和第二连接器插座的引脚包含A侧、B侧，每侧共有N个引脚，这里的N定义为20；连接器6采用焊盘封装，焊盘的长、宽分别为0.6mm、0.3mm，焊盘间间距为0.6mm；

1.1、第一连接器包含状态信号（PRSNT1）、控制信号（WAKE、PERST）、数字地信号（GND）、参考时钟信号（REFCLK+、REFCLK-）及PCI-E X4的4 Lane信号（每Lane包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为0到3）；第一连接器的管脚定义见下表1所示；

表1 第一连接器的管脚定义

第二连接器包含状态信号（PRSNT2）、数字地信号（GND）及PCI-E X4的4 Lane信号（每Lane包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为4到7）；第二连接器的管脚定义见下表2所示；

表2 第二连接器的管脚定义

1.2、连接器6信号功能设计说明：

（1）状态信号（PRSNT1、PRSNT2）信号电平由底板提供，向板卡1提供低电平下拉信号；

当第一连接器连接到底板时，PRSNT1被置位成低电平，使能PCI-E X4总线功能；

当第二连接器连接到底板时，PRSNT2被置位成低电平，且当PRSNT1被置位成低电平时，使能PCI-E X8总线功能。

（2）控制信号（PERST）信号电平由板卡1提供，当PERST信号为高电平时，复位PCI-E总线。默认为低电平；

（3）控制信号（WAKE）信号电平由板卡1提供，当WAKE信号为高电平时，让PCI-E总线进入休眠模式。默认为低电平；

（4）参考时钟信号（REFCLK+、REFCLK-）由底板提供；

（5）PCI-E X8的8 Lane信号（每Lane包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为0到7）由板卡1提供。

1.3、连接器6信号位置的排列设计说明：

差分信号对的两根信号（+、-）尽可能的靠近走线，且周围用数字地进行隔离，可以获得优良的信号传输品质；

（1）在进行连接器6的管脚位置设计时，差分信号对OUTx+、OUTx-和INx+、INx-（x为0到7）信号排列在一起，且周围用数字地进行隔离；

（2）当PCI-E总线功能使能时，PERST、WAKE、WAKE三个信号为低电平。在进行连接器6的管脚位置设计时，差分信号对REFCLK+、REFCLK- 信号排列在一起，且周围用数字地进行隔离。

1.4、通过插拔电缆实现PCI-E总线功能

（a）板卡1的第一连接器通过电缆和底板的对应连接器6进行连接时，底板向板卡1提供PRSNT1的下拉信号，板卡1使能PCI-E X4的总线功能；

（b）当完成（a）步后，板卡1的第二连接器通过电缆和底板的对应连接器6进行连接时，底板向板卡1提供PRSNT2的下拉信号，板卡1使能PCI-E X8的总线功能；

（c）板卡1的第一连接器和第二连接器没有通过电缆和底板进行连接时，不提供PCI-E的总线功能。

本申请的实用新型原理：

（1）专用的PCI-E连接器6接口提供可配置的差分信号对的传输，实现PCI-E总线功能；

（1.1）第一连接器通过电缆和底板的对应连接器6进行连接，第二连接器不与底板连接，提供PCI-E X4的总线功能；

（1.2）第一连接器通过电缆和底板的对应连接器6进行连接，第二连接器通过电缆和底板的对应连接器6进行连接，提供PCI-E X8的总线功能；

（1.3）第一连接器不与底板连接，第二连接器通过电缆和底板的对应连接器6进行连接，不提供PCI-E的总线功能；

（1.4）第一连接器不与底板连接，第二连接器不与底板连接，不提供PCI-E的总线功能。

本申请的优点及技术效果：

（1）可变的PCI-E总线通信速度

通过插拔电缆，实现可变的PCI-E总线通信速度。

（2）满足对空间安装有要求的产品应用

通过使用本实用新型，整个产品高度只增加了一块PCB板的厚度，满足了对空间安装有要求的产品应用。

（3）降低了产品设计及使用成本

对于大部分的产品应用，使用PCI-E X4或者不使用PCI-E的情况较多；如果不使用PCI-E总线功能，可以不焊接板卡1及底板的第一连接器、第二连接器和相应的电缆；如果使用PCI-E X4的功能，只需要板卡1及底板的第一连接器和电缆；使用本实用新型，只需要设计一块板卡1，即可满足多变的产品应用，降低了设计及使用成本。

Claims (5)

1.一种飞腾处理器的板卡接口，其特征在于：该板卡接口包括用于与PCI-E总线连接的连接器，连接器包括第一连接器和第二连接器，第一连接器和第二连接器均包括两排并列设置的引脚，引脚通过引脚焊盘封装在板卡，第一连接器和第二连接器的引脚均与安装在板卡上的处理器、DDR RAM、FLASH、电源管理模块信号连接。

2.根据权利要求1所述的飞腾处理器的板卡接口，其特征在于：所述引脚焊盘的长度为0.6mm，引脚焊盘的宽度为0.3mm。

3.根据权利要求1所述的飞腾处理器的板卡接口，其特征在于：每排引脚的数量为20个。

4.根据权利要求1所述的飞腾处理器的板卡接口，其特征在于：处理器、DDR RAM、FLASH、电源管理模块与连接器之间用以下信号进行信号连接：

（1）第一连接器连接的信号包括状态信号PRSNT1、控制信号WAKE、控制信号PERST、数字地信号GND、参考时钟信号REFCLK+、参考时钟信号REFCLK-和PCI-E X4的4个 Lane信号，每个Lane信号包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为0到3；

（2）第二连接器连接的信号包括状态信号PRSNT2、数字地信号GND及PCI-E X4的4 个Lane信号，每个Lane信号包括两对差分信号OUTx+、OUTx-、INx+、INx-，x为4到7。

5.根据权利要求4所述的飞腾处理器的板卡接口，其特征在于：第一连接器和第二连接器的差分信号对的两根信号+、-相邻走线、且周围用数字地进行隔离。

Images