CN211908911U - 一种fpga图像处理开发板 - Google Patents
一种fpga图像处理开发板 Download PDFInfo
- Publication number
- CN211908911U CN211908911U CN202020932847.4U CN202020932847U CN211908911U CN 211908911 U CN211908911 U CN 211908911U CN 202020932847 U CN202020932847 U CN 202020932847U CN 211908911 U CN211908911 U CN 211908911U
- Authority
- CN
- China
- Prior art keywords
- module
- fpga
- video
- chip
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011161 development Methods 0.000 title claims abstract description 38
- 238000012545 processing Methods 0.000 title claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000004891 communication Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 15
- 230000015654 memory Effects 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
本实用新型公开了一种FPGA图像处理开发板，FPGA模块分别与电源模块、存储模块、H.264解码系统模块、单片机模块、视频输入模块、视频输出模块、晶振模块以及外围调试模块连接；所述电源模块与存储模块、H.264解码系统模块、单片机模块、视频输入模块、视频输出模块、晶振模块以及外围调试模块连接；本实用新型开发板具有多种视频输入接口、多种视频输出接口以及大容量存储器、具备H.264视频流解码和USB3.0视频信号输出功能，适用于各种图像处理算法的实现。
Description
技术领域
本实用新型属于电子硬件领域，具体涉及一种FPGA图像处理开发板。
背景技术
FPGA的英文全称为 Field-Programmable Gate Array，其英文名称的含义是现场可编程门阵列。它具体指的是通过软件的手段去改变和配置器件内部连接结构和逻辑单元以完成指定设计功能的所有数字集成电路。它的发展经历了PAL（英文全称：PhaseAlteration Lin，中文全称：帕尔制）、GAL（英文全称：Generic Array Logic，中文全称：通用阵列逻辑）、CPLD（英文全称：Complex Programmable Logic Device，中文全称：复杂可编程逻辑器件）和其他可编程器件等历史。它的出现主要是用于专用集成电路领域中的一种特殊定制的电路。它的优点可以分为两部分：一部分是解决了原有的可编程器件的门电路数不足；另一部分是弥补了定制电路的限制性。
目前尚未发现存在专门为实现图像处理算法而设计的FPGA开发板，传统的FPGA通用开发板存在视频输入接口数量少、接口形式单一、存储容量小等缺点，也没有专门的H.264解码芯片和USB视频类桥接芯片，不具备H.264解码功能和USB3.0视频传输功能，不能作为专门的图像处理开发板。本实用新型FPGA图像处理开发板通过配置多种视频输入、视频输出接口以及相应的配置芯片，可满足各类模拟视频、数字视频的输入、输出需求。配备多个大容量存储器可以满足多路高清视频的实时处理需求。增加解码芯片以及USB视频类桥接芯片使得开发板具有H.264解码功能以及USB3.0传输视频功能。同时增加单片机模块，可以保留各转换解码芯片的配置信息以及实现远程串口控制。
发明内容
本实用新型针对目前通用FPGA开发板在视频图像处理适用范围窄的不足，提出一种新型FPGA图像处理开发板，具有多种视频输入接口、多种视频输出接口、具备H.264视频流解码和USB3.0视频信号输出功能。开发板输入端具有CVBS视频输入接口、HDMI视频输入接口、3G-SDI视频输入接口以及带H.264视频流解码功能的千兆以太网视频输入接口，输出端具备HDMI高清数字信号视频输出接口、VGA模拟信号视频输出接口、USB3.0视频信号输出接口和千兆以太网通讯接口。
为了实现上述目的，本实用新型采用的技术方案如下：
一种FPGA图像处理开发板，包括：
电源模块，用于为各模块提供工作电压；
晶振模块，用于为FPGA模块提供工作时钟；
存储模块，用于储存视频数据；
FPGA模块，用于执行程序、数据处理运算等；
所述FPGA模块分别与电源模块、存储模块以及晶振模块连接；所述电源模块与存储模块以及晶振模块连接。
优选地，FPGA模块还连接H.264解码系统模块、单片机模块、外围调试模块、视频输入模块以及视频输出模块其中的一种或多种。
基于上述优选方式，H.264解码系统模块包括输出接口、H.264解码系统存储芯片、串口、网口、PHY芯片以及解码主控芯片。
基于上述优选方式，外围调试模块包括指示灯、开关、调试按钮。
基于上述优选方式，视频输入模块具有CVBS视频输入接口、HDMI视频输入接口、3G-SDI视频输入接口以及带H.264视频流解码功能的千兆以太网视频输入接口其中的一种或多种。
基于上述优选方式，视频输出模块具备HDMI视频输出接口、VGA视频输出接口、USB3.0视频信号输出接口和千兆以太网通讯接口其中的一种或多种。
优选地，单片机模块包括单片机主控芯片和单片机主控串口。
优选地，晶振模块采用的时钟频率为32.768KHz-50MHz的晶振。
优选地，FPGA模块具体包括JTAG调试口、FPGA主控芯片以及FPGA配置芯片。
上述技术方案可以得到以下有益效果：
本实用新型FPGA图像处理开发板通过配置多种视频输入、视频输出接口以及相应的配置芯片，满足各类模拟视频、数字视频的输入、输出需求。配备多个大容量存储器可以满足多路高清视频的实时处理需求。增加解码芯片以及USB视频类桥接芯片使得开发板具有H.264解码功能以及USB3.0传输视频功能。同时增加单片机模块，可以保留各转换解码芯片的配置信息以及实现远程串口控制。
附图说明
图1是FPGA图像处理开发板的模块结构示意图。
图2是FPGA图像处理开发板的结构布局示意图。
图中：
1、电源接口，2、HDMI输出接口，3、HDMI输入接头，4、HDMI输出接口，5、BNC接口，6、BNC接头，7、千兆RJ45网口，8、JTAG调试口，9、电源开关，10、HDMI接收器，11、HDMI输出芯片，12、CVBS解码芯片，13、SDI均衡器，14、PHY芯片，15、电源组，16、串口，17、H.264解码系统存储芯片，18、海思Hi3536芯片，19、晶振组，20、FPGA主控，21、存储芯片，22、FPGA配置芯片，23、单片机主控串口，24、单片机主控，25、拨码开关，26、按钮组，27、RJ45网口，28、VGA接口，29、USB3.0接口，30、指示灯，31、PHY芯片，32、D/A转换芯片，33、USB视频类芯片，34、FLASH存储器。
具体实施方式
下面结合附图对本实用新型做进一步的说明：
如图1所示模块结构，一种FPGA图像处理开发板，其特征在于：包括：
电源模块，用于为各模块提供工作电压；
晶振模块，用于为FPGA模块提供工作时钟；
存储模块，用于储存视频数据；
FPGA模块，用于执行程序、数据处理运算等；
所述FPGA模块分别与电源模块、存储模块以及晶振模块连接；所述电源模块与存储模块以及晶振模块连接。
优选地，FPGA模块还连接H.264解码系统模块、单片机模块、外围调试模块、视频输入模块以及视频输出模块其中的一种或多种。
H.264解码系统模块包括输出接口、H.264解码系统存储芯片、串口、网口、PHY芯片以及解码主控芯片。
外围调试模块包括指示灯、开关、调试按钮。
视频输入模块具有CVBS视频输入接口、HDMI视频输入接口、3G-SDI视频输入接口以及带H.264视频流解码功能的千兆以太网视频输入接口其中的一种或多种。
视频输出模块具备HDMI视频输出接口、VGA视频输出接口、USB3.0视频信号输出接口和千兆以太网通讯接口其中的一种或多种。
单片机模块包括单片机主控芯片和单片机主控串口。
晶振模块采用的时钟频率为32.768KHz-50MHz的晶振。
FPGA模块具体包括JTAG调试口、FPGA主控芯片以及FPGA配置芯片。
上述为开发板的模块关系，下面进一步的确定模块具体各个元器件系统组合使用方式：
实施例1：
基础核心系统模块：
图2所示，电源模块包含电源接口1、电源开关9、电源管理芯片组15，电源管理芯片组15。
晶振模块包含晶振组19，采用的晶振包括时钟频率为32.768KHz-50MHz的晶振。
存储模块包含DDR3 SDRAM芯片21，型号为MT41J128M16JT-125。
FPGA模块包含FPGA主控芯片20，型号为5CGXFC5C6F27C7N，FPGA配置芯片22，型号为EPCS64，JTAG调试口8。
优选上述实施例：电源管理芯片组15采用TPS51100DGQ、TPS73701DCQ、TPS54294PWP、MP2145、MP876、MP2161其中的一种。
优选上述实施例：晶振组19采用的晶振型号为NC38LF-327，时钟频率为32.768KHz的晶振；
晶振型号为7A0801LCSC-DDK2G，时钟频率为8MHz的晶振；
晶振型号为TSX-3225 24.0000MF15X-AC6，时钟频率为24MHz的晶振；
晶振型号为X5032286363MSB2GI，时钟频率为28.6363MHz的晶振；
晶振型号为X322525MMB4SI，时钟频率为25MHz的晶振；
晶振型号为X503230MSB4SI，时钟频率为30MHz的晶振；
晶振型号为X322527MSB4SI，时钟频率为27MHz的晶振；
晶振型号为EG-2102CA 125.0000M-VGPNL0，时钟频率为125MHz的晶振；
晶振型号为SG5032CAN 50.000000MHZ TJGA，时钟频率为50MHz的晶振。
实施例2：
基于上述开发板的结构布局，在具体的实施例1应用中可以增加视频输入模块，视频输入模块具有CVBS视频输入接口、HDMI视频输入接口、3G-SDI视频输入接口以及带H.264视频流解码功能的千兆以太网视频输入接口，上述各种接口根据实际使用需求可以单独设置或者组合设置，
其中，CVBS视频输入接口包括BNC接口和CVBS解码芯片，BNC接口5连接CVBS解码芯片12，HDMI视频输入接口包括HDMI输入接头和HDMI接收器，3G-SDI视频输入接口包括BNC接头和SDI均衡器。
实施例3：
基于上述开发板的结构布局，在具体的实施例1或2应用中还可以增加视频输出模块，视频输出模块具备HDMI视频输出接口、VGA视频输出接口、USB3.0视频信号输出接口和千兆以太网通讯接口，同样在具体使用过程中，基于实际的需求，可以选择上述各种接口单独使用或组合使用，HDMI视频输出接口包括HDMI输出接口4和HDMI输出芯片11，VGA视频输出接口包括D/A转换芯片32和VGA接口28，所述USB3.0视频信号输出接口包括USB视频类芯片33和USB3.0接口29，千兆以太网通讯接口包括千兆RJ45网口和PHY芯片14。
实施例4：
基于上述开发板的结构布局，在具体的实施例1或2或3应用中还可以增加H.264解码系统模块，H.264解码系统模块用于接收、解码、显示H.264视频流数据，H.264解码系统模块包括HDMI输出接口2、H.264解码系统存储芯片17、串口16、RJ45网口27、PHY芯片31以及海思Hi3536芯片.
实施例5：
基于上述开发板的结构布局，在具体的实施例1或2或3或4应用中还可以单片机模块或外围调试模块，单片机模块用于保存芯片寄存器配置、串口通信以及辅助FPGA处理数据，其中单片机模块包括单片机主控串口23和单片机主控24，所述外围调试模块包括拨码开关25、按钮组26和指示灯30。
在具体的实施方式应用中，电源接口1连接电源开关9，电源组15连接电源开关9、HDMI接收器10、HDMI输出芯片11、CVBS解码芯片12、SDI均衡器13、PHY芯片14、H.264解码系统存储芯片17、海思Hi3536芯片18、单片机主控24、晶振组19、PHY芯片31、D/A转换芯片32、USB视频类芯片33、FPGA主控20、存储芯片21以及FPGA配置芯片22
在具体的实施方式应用中，FPGA主控芯片连接FPGA配置芯片22、JTAG调试口8、存储芯片21、晶振组19、海思Hi3536芯片18、HDMI接收器10、HDMI输出芯片11、CVBS解码芯片12、SDI均衡器13、PHY芯片14、海思Hi3536芯片18、单片机主控24、D/A转换芯片32、USB视频类芯片33、拨码开关25、按钮组26、指示灯30
在具体的实施方式应用中，海思Hi3536芯片18连接HDMI接口2、H.264解码系统存储芯片17、串口16、PHY芯片31、FLASH存储器34。
在具体的实施方式应用中，晶振组19连接单片机主控24、海思Hi3536芯片18、PHY芯片14、PHY芯片31、USB视频类芯片33。
在具体的实施方式应用中，HDMI接口3连接HDMI接收器10，HDMI接口4连接HDMI输出芯片11。
在具体的实施方式应用中，BNC接口5连接CVBS解码芯片12。
在具体的实施方式应用中，BNC接口6连接SDI均衡器13。
在具体的实施方式应用中，RJ45网口7连接PHY芯片14。RJ45网口27连接PHY芯片31。
在具体的实施方式应用中，VGA接口28连接D/A转换芯片32。
在具体的实施方式应用中，USB3.0接口29连接USB视频类芯片33。
在具体的实施方式应用中，单片机主控24连接单片机主控串口23。
本实用新型FPGA图像处理开发板通过配置多种视频输入、视频输出接口以及相应的配置芯片，满足各类模拟视频、数字视频的输入、输出需求。
基于具体开发研究和使用，为了配备多个大容量存储器可以满足多路高清视频的实时处理需求。选择性增加解码芯片以及USB视频类桥接芯片使得开发板具有H.264解码功能以及USB3.0传输视频功能，也可以同时增加单片机模块，可以保留各转换解码芯片的配置信息以及实现远程串口控制。
以上所述均为本实用新型的优选实施方式，对于本技术领域的普通技术人员，在不脱离本实用新型的原理前提下，对本实用新型的各种等价形式的修改均属于本申请所附权利要求的保护范围。
Claims (9)
1.一种FPGA图像处理开发板，其特征在于：包括：
电源模块，用于为各模块提供工作电压；
晶振模块，用于为FPGA模块提供工作时钟；
存储模块，用于储存视频数据；
FPGA模块，用于执行程序、数据处理运算等；
所述FPGA模块分别与电源模块、存储模块以及晶振模块连接；所述电源模块与存储模块以及晶振模块连接。
2.根据权利要求1所述的一种FPGA图像处理开发板，其特征在于：FPGA模块还连接H.264解码系统模块、单片机模块、外围调试模块、视频输入模块以及视频输出模块其中的一种或多种。
3.根据权利要求2所述的一种FPGA图像处理开发板，其特征在于：H.264解码系统模块包括输出接口、H.264解码系统存储芯片、串口、网口、PHY芯片以及解码主控芯片。
4.根据权利要求2所述的一种FPGA图像处理开发板，其特征在于：外围调试模块包括指示灯、开关、调试按钮。
5.根据权利要求2所述的一种FPGA图像处理开发板，其特征在于：视频输入模块具有CVBS视频输入接口、HDMI视频输入接口、3G-SDI视频输入接口以及带H.264视频流解码功能的千兆以太网视频输入接口其中的一种或多种。
6.根据权利要求2所述的一种FPGA图像处理开发板，其特征在于：视频输出模块具备HDMI视频输出接口、VGA视频输出接口、USB3.0视频信号输出接口和千兆以太网通讯接口其中的一种或多种。
7.根据权利要求2所述的一种FPGA图像处理开发板，其特征在于：单片机模块包括单片机主控芯片和单片机主控串口。
8.根据权利要求1所述的一种FPGA图像处理开发板，其特征在于：晶振模块采用的时钟频率为32.768KHz-50MHz的晶振。
9.根据权利要求1所述的一种FPGA图像处理开发板，其特征在于：FPGA模块具体包括JTAG调试口、FPGA主控芯片以及FPGA配置芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020932847.4U CN211908911U (zh) | 2020-05-28 | 2020-05-28 | 一种fpga图像处理开发板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020932847.4U CN211908911U (zh) | 2020-05-28 | 2020-05-28 | 一种fpga图像处理开发板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211908911U true CN211908911U (zh) | 2020-11-10 |
Family
ID=73271976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020932847.4U Expired - Fee Related CN211908911U (zh) | 2020-05-28 | 2020-05-28 | 一种fpga图像处理开发板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211908911U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112511753A (zh) * | 2020-12-25 | 2021-03-16 | 北京轩宇空间科技有限公司 | 一种通用型视频跟踪器及数据流处理方法 |
-
2020
- 2020-05-28 CN CN202020932847.4U patent/CN211908911U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112511753A (zh) * | 2020-12-25 | 2021-03-16 | 北京轩宇空间科技有限公司 | 一种通用型视频跟踪器及数据流处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107273329B (zh) | 虚拟gpio | |
| CN211427190U (zh) | 一种基于飞腾处理器2000+的服务器电路和主板 | |
| CN106713804B (zh) | 一种三通道图像传输接口转换方法 | |
| CN105049781A (zh) | 基于fpga的图像处理系统 | |
| CN211908911U (zh) | 一种fpga图像处理开发板 | |
| CN208314762U (zh) | 一种cpld的io扩展装置以及基于其的服务器主板和电子产品 | |
| CN103546741A (zh) | 一种热插拔检测方法及装置 | |
| CN202721755U (zh) | 高清数字硬盘录像机音视频编解码核心板 | |
| Laddha et al. | A review on serial communication by UART | |
| CN205050538U (zh) | Led异步控制卡以及led显示系统 | |
| CN209000212U (zh) | 一种基于can总线的数据采集装置 | |
| CN217443888U (zh) | 计算机显示核心板 | |
| CN108228517A (zh) | I3c电路设备、系统及通信方法 | |
| CN204652526U (zh) | 一种基于fpga的视频采集存储电路 | |
| CN208316857U (zh) | 一种四通道视频信号转换模块 | |
| CN207939643U (zh) | 用于双屏显示的装置 | |
| CN205945996U (zh) | 一种高清晰度多媒体接口的复用电路 | |
| Zhang et al. | The CCD sensor video acquisition system based on FPGA&MCU | |
| CN101221525A (zh) | 多媒体应用处理器测试开发装置 | |
| CN206212146U (zh) | 一种数字图像采集装置 | |
| CN214901106U (zh) | 一种lvds转换为v-by-one视频信号的系统 | |
| CN216249232U (zh) | 一种视频高速采集与处理电路结构 | |
| CN105116963A (zh) | 一种aio主机模式与显示模式自动切换方法 | |
| CN109408442A (zh) | 一种多芯片扩展装置及扩展方法 | |
| CN210442807U (zh) | 一种数字信号处理平台 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20201110 |