CN211907429U - 凸起基体，电路和倒装芯片组件 - Google Patents

凸起基体，电路和倒装芯片组件 Download PDF

Info

Publication number
CN211907429U
CN211907429U CN202020592475.5U CN202020592475U CN211907429U CN 211907429 U CN211907429 U CN 211907429U CN 202020592475 U CN202020592475 U CN 202020592475U CN 211907429 U CN211907429 U CN 211907429U
Authority
CN
China
Prior art keywords
bumps
bump
circuit
pitch
contact surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020592475.5U
Other languages
English (en)
Inventor
L·施瓦茨
D·凯雷
J·洛佩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1904169A external-priority patent/FR3095296A1/fr
Priority claimed from FR1913917A external-priority patent/FR3095298A1/fr
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Application granted granted Critical
Publication of CN211907429U publication Critical patent/CN211907429U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14142—Circular array, i.e. array with radial symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本公开涉及一种凸起基体，一种电路和一种倒装芯片组件。提供了一种凸起基体包括很多凸块，其中每个凸块在凸起基体的平面中旋转不对称。凸块以向心布置定向。凸起基体的第一部分中的凸块在第一轴线上具有第一节距，并且凸起基体的第二部分中的凸块在第一轴线上具有第二节距。第二节距不同于第一节距。凸块具有较长直径和较短直径的椭圆形形状。向心布置将凸块的较长直径定向为从凸起基体的中心径向延伸的方向。根据本公开的实施例的凸起基体能够提供相对高的凸块密度和较低的短路风险。

Description

凸起基体，电路和倒装芯片组件
技术领域
本公开总体上涉及集成电路芯片领域，并且具体地涉及一种包括多个凸块的凸起基体，使用凸块来形成与芯片的电连接的倒装芯片组件和衬底。
背景技术
凸起基体通常用于将集成电路芯片电连接至衬底(例如，PCB(印刷电路板))。凸起基体包括规则间隔的焊料凸块的阵列，该焊料凸块的阵列电连接集成电路芯片上和衬底上的经对准的输入/输出(I/O)焊盘。在集成电路芯片中，I/O焊盘通常形成在芯片的金属互连层之上，并且因此在将芯片安装到衬底之前将芯片倒装。这样的组件因此通常被称为倒装芯片组件。
为了改进电性能和热性能，期望增加凸起基体的凸块密度。然而，减小凸块之间的节距可能导致相邻凸块之间发生高短路率，这是不期望的。此外，减小凸块尺寸可能导致与每个凸块中和每个凸块下(换言之，集成电路芯片的硅内)的较高应力有关的所谓的“时间零”或“可靠性故障”的较高风险。
因此，在本领域中需要改进类型的凸起基体和这样的凸起基体的构思方法。
实用新型内容
基于上述，本公开旨在克服或者减轻上述现有技术中存在的至少一个或多个技术问题。
在本公开的第一方面，提供了一种凸起基体，包括：多个凸块；其中每个凸块在所述凸起基体的平面中旋转不对称；所述凸块以向心布置定向；其中所述凸起基体的第一部分中的凸块在第一轴线上具有第一节距，并且所述凸起基体的第二部分中的凸块在所述第一轴线上具有第二节距，所述第二节距不同于所述第一节距。
在一些实施例中，所述凸块形成在多个同心环中。
在一些实施例中，所述凸块位于局部同心环中。
在一些实施例中，每个凸块具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定同心环中的所有凸块均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
在一些实施例中，所述多个凸块中的第一凸块位于第一环形区域中，并且其中所述多个凸块中的第二凸块位于第二环形区域中，所述第一环形区域和所述第二环形区域是同心的。
在一些实施例中，所述第一环形区域和所述第二环形区域中的每个环形区域包括多个环。
在一些实施例中，所述凸块位于局部同心环中。
在一些实施例中，每个凸块具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定环形区域中的所有凸块均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
在一些实施例中，每个凸块具有包括较长直径和较短直径的椭圆形形状，并且其中所述多个凸块中的所有凸块均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
在本公开的第二方面，提供了一种电路，包括：接触表面；其中所述接触表面包括待耦合到凸起基体的多个连接焊盘，其中每个连接焊盘具有在所述接触表面的平面中旋转不对称的经暴露的表面面积；所述连接焊盘以向心布置定向；其中所述接触表面的第一部分中的连接焊盘在第一轴线上具有第一节距，并且所述接触表面的第二部分中的连接焊盘在所述第一轴线上具有第二节距，所述第二节距不同于所述第一节距。
在一些实施例中，所述接触表面是集成电路芯片的表面。
在一些实施例中，所述接触表面是配置有集成电路芯片的衬底的表面。
在一些实施例中，所述连接焊盘形成在多个同心环中。
在一些实施例中，所述连接焊盘位于局部同心环中。
在一些实施例中，每个连接焊盘具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定同心环中的所有连接焊盘均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
在一些实施例中，所述多个连接焊盘中的第一连接焊盘位于第一环形区域中，并且其中所述多个连接焊盘中的第二连接焊盘位于第二环形区域中，所述第一环形区域和所述第二环形区域是同心的。
在一些实施例中，所述第一环形区域和所述第二环形区域中的每个环形区域包括多个环。
在一些实施例中，所述连接焊盘位于局部同心环中。
在一些实施例中，每个连接焊盘具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定环形区域中的所有连接焊盘均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
在一些实施例中，每个连接焊盘具有包括较长直径和较短直径的椭圆形形状，并且其中所述多个连接焊盘中的所有连接焊盘均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
在本公开的第三方面，提供了一种倒装芯片组件，包括根据本公开的第二方面所述的电路；另外的电路；并且其中所述凸起基体将所述电路的所述连接焊盘连接到所述另外的电路的接触表面上的连接焊盘。
在根据本公开的各种实施例的凸起基体中，凸块不再规则地间隔开(即，在行/列的交替交点处)，而是不规则地间隔，同时考虑或遵守每个凸块周围的隔离区域，从而能够提供相对高的凸块密度和较低的短路风险。
附图说明
将在以下通过示例而非限制的方式参考附图给出的对特定实施例的描述中详细描述上述特征和优点以及其他特征和优点，其中：
图1是具有以向心方式定向的规则间隔的椭圆形凸块的凸起基体的一部分的平面图；
图2以平面图表示椭圆形凸块和隔离区域；
图3是凸起基体的平面图；
图4更详细地图示了图3的凸起基体的一部分；
图5是包括凸起基体的倒装芯片组件的截面图；
图6是更详细地图示了图5的凸起基体的一个凸块的截面图；
图7示意性地图示了用于电路构思的计算设备；
图8是表示电路构思方法中的操作的流程图；以及
图9是为了仿真目的而被划分为多个区域的凸起基体的平面图。
具体实施方式
在各个附图中，相同的特征已由相同的附图标记表示。具体地，在各个实施例之间共有的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构、尺寸和材料性质。
除非另有说明，否则当提及连接在一起的两个元件时，表示没有导体以外的任何中间元件的直接连接；而当提及链接或耦合在一起的两个元件时，则表示这两个元件可以连接或者它们可以经由一个或多个其他元件链接或耦合。
在以下公开中，除非另有说明，否则当提及绝对位置限定词(例如，术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置限定词(例如，术语“之上”、“之下”、“较高”、“较低”等)或定向限定词(例如，“水平”、“竖直”等)时，参考图中所示的取向。
除非另有说明，否则表述“约”、“大约”、“基本上”和“...的数量级”表示在10％以内，优选在5％以内。
根据一个方面，凸起基体包括凸块，每个凸块在凸起基体的平面中旋转不对称，凸块以向心布置定向，其中凸起基体的第一部分中的凸块在第一轴线上具有第一节距并且凸起基体的第二部分中的凸块在第一轴线上具有第二节距，第二节距不同于第一节距。
根据一个实施例，凸块形成在同心环或局部同心环中。
根据一个实施例，凸块中的至少一些形成在第一环形区域中，并且凸块中的至少一些形成在第二环形区域中，第一和第二环形区域是同心的。
根据一个实施例，第一和第二环形区域中的每一个包括凸块的多个环或局部环。
根据另一方面，提供了电路，电路具有包括连接焊盘的接触表面，连接焊盘待耦合至凸起基体，其中每个连接焊盘具有在接触表面的平面中旋转不对称的经暴露的表面面积，连接焊盘以向心布置定向，其中接触表面的第一部分中的连接焊盘在第一轴线上具有第一节距，并且接触表面的第二部分中的连接焊盘在第一轴线上具有第二节距，第二节距不同于第一节距。
根据一个实施例，电路是集成电路芯片。
根据一个实施例，电路是用于接纳集成电路芯片的衬底。
根据另一方面，提供了倒装芯片组件，倒装芯片组件包括：上述电路；另外的电路；以及将电路的连接焊盘连接到另外的电路的接触表面上的连接焊盘的上述凸起基体。
根据另一方面，提供了在软件指令的控制下由处理设备实现的电路构思的方法，该方法包括：在由电路设计限定的接触表面的平面中限定每个凸块的尺寸；以及自动执行凸块在接触表面上的放置，使得凸块以向心布置在接触表面上定向，并且使得接触表面的第一部分中的凸块在第一轴线上具有第一节距，且接触表面的第二部分中的凸块在第一轴线上具有第二节距，第二节距不同于第一节距。
根据一个实施例，凸块被放置在同心环或局部同心环中。
根据一个实施例，凸块中的至少一些被放置在第一环形区域中，并且凸块中的至少一些被放置在第二环形区域中，第一环形区域和第二环形区域是同心的。
根据一个实施例，第一环形区域和第二环形区域中的每一个包括凸块的多个同心环或局部同心环。
根据一个实施例，第二环形区域在第一环形区域的径向外侧，并且与第一环形区域相比包括更多数目的同心环或局部同心环。
根据又一方面，提供了存储计算机指令的非暂时性计算机可读存储设备，当计算机指令由处理设备执行时，使得实现上述方法。
根据一个实施例，在凸块周围存在可变的安全尺寸。
根据一个实施例，将凸块转译为2D形状。
根据一个实施例，凸块具有圆形取向。
根据一个实施例，凸块的放置是自动化的。
根据一个方面，提供了衬底，衬底包括在其上形成有凸块的接触表面，每个凸块在接触表面的平面中旋转不对称，凸块例如以向心布置在接触表面上定向，其中接触表面的第一区域中的凸块在第一轴线上具有第一节距，并且接触表面的第二区域中的凸块在第一轴线上具有第二节距，第二节距不同于第一节距。
根据一个实施例，第一区域中的凸块密度不同于第二区域中的凸块密度。
根据一个实施例，在每个凸块周围存在隔离区域，在隔离区域中没有形成其他凸块，其中隔离区域例如在第一轴线上具有第一宽度且在垂直于第一轴线的第二轴线上具有第二宽度，第一宽度和第二宽度彼此不同。
根据一个实施例，隔离区域是六边形或基本上六边形的。
根据一个实施例，每个凸块的形状是椭圆形的，或者基本上是椭圆形的。
根据另一方面，提供了衬底，衬底包括在其上形成有凸块的接触表面，每个凸块在接触表面的平面中旋转不对称，凸块例如以向心布置在接触表面上定向，其中凸块的中心在接触表面的第一区域中以第一图案定位，并且在接触表面的第二区域中以不同于第一图案的第二图案定位，第一图案和第二图案例如在接触表面的平面中限定凸块中心之间的间隔。
根据一个实施例，第一区域是接触表面的中央区域，且第二区域是围绕中央区域的环形区域。
根据另一方面，提供了衬底，衬底包括在其上形成有凸块的接触表面，每个凸块在接触表面的平面中旋转不对称，凸块例如以向心布置在接触表面上定向，其中凸块被定位为使得凸块的中心在接触表面的平面中不对准。
根据另一方面，提供了在软件指令的控制下由处理设备实现的电路构思的方法，方法包括：
在由电路设计限定的接触表面的平面中限定每个凸块的尺寸；以及
自动执行凸块在接触表面上的放置，使得凸块例如以向心布置在接触表面上定向，和/或使得在接触表面的第一区域中的凸块在第一轴线上具有第一节距，并且接触表面的第二区域中的凸块在第一轴线上具有第二节距，第二节距不同于第一节距。
根据又一方面，提供了在软件指令的控制下由处理设备实现的电路构思的方法，方法包括：
在由电路设计限定的接触表面的平面中限定每个凸块的尺寸；以及
自动执行凸块在接触表面上的放置，使得凸块例如以向心布置在接触表面上定向，和/或使得凸块的中心在接触表面的第一区域中以第一图案定位并且在接触表面的第二区域中以不同于第一图案的第二图案定位，第一图案和第二图案例如在接触表面的平面中限定凸块中心之间的间隔。
根据另一方面，提供了在软件指令的控制下由处理设备实现的电路构思的方法，方法包括：
在由电路设计限定的接触表面的平面中限定每个凸块的尺寸；以及
自动执行凸块在接触表面上的放置，使得凸块例如以向心布置在接触表面上定向，和/或使得凸块被定位为使得凸块的中心在接触表面的平面中不对准。
图1是凸起基体(bumping matrix)100的一部分的平面图，凸起基体100具有以向心方式定向的规则间隔的椭圆形凸块(bump)102。
在图1的示例中的凸块102被规则地间隔开，因为每个凸块的中心被定位在点104处，点104对准在行线106和列线108的交点处。在图1的示例中，凸块位于行线和列线106、108的交替的交点处，换言之，相对于这些交点呈棋盘图案。
凸块102中的每一个为椭圆形，并且为了减小应力，凸块102以向心布置围绕基体的中心点110定向。然而，这样的布置的困难在于，当凸块节距相对较小时，相邻凸块之间存在短路的风险。图1中通过熔融凸块112示出了这样的短路的一个示例。
凸块节距Pb例如被限定为相邻凸块的中心之间的最近距离，在图1的示例中，凸块节距Pb对应于行线和列线的以对角方式相邻的交点之间的距离。
本发明人已发现，对于图1类型的布置，凸块之间的短路风险在靠近基体边缘处最高，其中凸块以类似的方式定向并且凸块的椭圆形形状的更长尺寸通常相对于行/列在对角线方向上延伸。
为了提供相对高的凸块密度和较低的短路风险，本发明人提出了其中凸块不再规则地间隔开(即，在行/列的交替交点处)，而是不规则地间隔，同时考虑或遵守(respect)每个凸块周围的隔离区域(exclusion zone)的凸起基体，现在将参考图2进行详细描述。
图2以平面图表示根据本公开的一个示例实施例的被隔离区域202围绕的椭圆形凸块200。
图2的示例中的凸块200是赛场形状的，换言之，凸块的外周边对应于由直线连接的两个相对的半圆。因此，每个凸块具有较长的尺寸(在图示中，竖直延伸并包括凸块的较长直径d1)和较小的尺寸(在图示中，水平延伸并包括凸块的较短直径ds)。
隔离区域202例如被限定为距凸块200的中心204的距离，但是在备选实施例中，其可以被限定为距凸块200的外周边缘的距离。在以下所描述的实施例中，隔离区域202是不应放置另一凸块并且不应与另一凸块的隔离区域重叠的区域。也可以将隔离区域限定为不应放置另一凸块但可以与另一凸块的隔离区域重叠的区域。本领域技术人员将理解，以下提供的示例如何能够适配用于这样备选限定的隔离区域。
隔离区域202例如在延伸通过凸块中心的不同轴线上具有不同尺寸。在一些实施例中，隔离区域202在凸块200的最长直径d1(即，较长尺寸)的轴线205上的长度Lez大于在垂直于轴线205的轴线(未示出)(对应于凸块的最短直径ds(即，较小尺寸)的轴线上的宽度Wez。
在一些实施例中，如图2的虚线六边形206所示，隔离区域基本上是六边形的。六边形的相对边缘208、210平行于凸块200的最长直径的轴线对准，并且它们以隔离区域宽度Wez隔开。六边形的相对顶点212、214在凸块200的最长直径的轴线上，并且它们以隔离区域长度Lez隔开。
在备选实施例中，隔离区域202由曲线限定，曲线考虑或遵守(respect)了距凸块200的中心204或距凸块200的边缘的最小距离，最小距离在不同扇区中不同。例如，将0°限定为凸块200一侧上的轴线205，隔离区域202例如具有：
在从330°至30°和从150°至210°的扇区中，距中心204的最小距离D1；
在从30°至60°、从120°至150°、从210°至240°以及从300°至330°的扇区中，距中心204的最小距离D2；以及
在从60°至120°和从240°至300°的扇区中，距中心204的最小距离D3。
在一些实施例中，对于具有最长直径d1的凸块，长度Lez/2和/或距离D1例如在0.7*dl至1.1*dl的范围内，并且对于具有最短直径ds的凸块，宽度Wez/2和/或距离D3例如在1.5*ds至2*ds的范围内。距离D2例如在距离D1和D3之间，换言之，D3≤D2≤D1。
在一个示例中，dl在60μm至100μm之间并且例如基本上等于80μm，ds在40μm至80μm之间并且例如基本上等于62μm，长度Lez/2和/或距离D1在60μm至100μm的范围内并且例如基本上等于76μm，并且宽度Wez/2和/或距离D3在90μm至120μm的范围内并且例如基本上等于101μm。
图3是根据本公开的一个示例实施例的凸起基体300的平面图。例如，图3对应于待经由凸起基体连接的集成电路芯片或衬底的接触表面。凸块(图3中未示出)例如位于中央圆形区域Z1中，并且在圆形区域Z1周围的两个或更多个同心环形区域中，在图3的示例中存在四个这样的区域Z2至Z5。也可以在最外侧的环形区域和接触表面的边缘之间的区域(例如，矩形)中形成凸块。这样的区域在图3中被标记为Z6。
如现在将参考图4所描述的，凸块例如位于区域Z1至Z6的每一个中的同心环或局部同心环中。
图4更详细地图示了根据本公开的一个示例实施例的图3的凸起基体的一部分。具体地，图4图示了具有隔离区域202的凸块200，隔离区域202位于图3的环形区域Z5的一部分中。
凸块200例如被布置为使得它们的中心点位于一个或多个圆或圆弧上，在图4的示例中存在六个圆或弧C1至C6。因此，凸块200例如形成完整环或局部环。凸块200例如以向心布置定向，换言之，每个凸块的最长直径的轴线穿过或靠近凸起基体和/或集成电路芯片的中心。换言之，每个凸块的最长直径被定向为在径向方向上远离凸起基体和/或集成电路芯片的中心延伸。
在一些实施例中，图3的每个环形区域Z2至Z5包括至少两个凸块环(例如，在两个至二十个凸块环之间)。
凸块200例如被定位为考虑或遵守每个凸块的隔离区域202。
例如，在每个环形区域中，在凸块200的最靠内的环(例如，在图4中的圆或弧C1上形成的环)中，凸块被定位为尽可能靠近该环形区域的内边缘，并且在圆周方向上尽可能靠近。因此，可以看出，对于在圆或弧C1上形成的凸块，相邻凸块的隔离区域的边缘相遇或相对靠近。
在凸块200的下一环(例如，在图4中的圆或弧C2上形成的环)中，每个凸块例如被定位在尽可能靠近圆或弧C1的圆或弧上，同时考虑或遵守隔离区域。因此，鉴于每个凸块200的隔离区域202的形状，一个环中的凸块例如在周向方向上相对于相邻环的凸块偏移周向方向上的凸块节距的大约一半。
本发明人发现，在给定的环形区域中放置一定数目的凸块环之后，在周向方向上相邻凸块之间的间隔增加到使得可以通过开始新的环形区域(其中凸块不再受到凸块内环的约束)而实现更大的凸块密度的程度。
图5是倒装芯片组件500的截面图，倒装芯片组件500包括凸起基体502，该凸起基体502将集成电路芯片506的接触表面504中形成的焊盘连接到衬底510(例如，PCB)的接触表面508中形成的焊盘。因此，凸起基体502用于将电路506和510互连。
图6是更详细地图示了图5的凸起基体502的一个凸块602的截面图。凸块602接触集成电路芯片506的接触表面504中形成的焊盘604，并且还接触衬底510的接触表面508中形成的焊盘606。焊盘604、606例如由Al(铝)形成并且凸块602例如由形成焊料的金属合金(例如，包括Sn)形成。
集成电路芯片506的焊盘604例如被部分地掩埋在例如氮化硅的层608中。凸块602例如在层608的开口610中与焊盘604接触，其中在开口610中焊盘604的表面被暴露。
类似地，在衬底侧，焊盘606例如被部分地掩埋在例如氮化硅的层612中。凸块602例如在层612的开口614中与焊盘606接触，其中在开口614中焊盘604的表面被暴露。
例如，每个焊盘604、606的位置限定了凸块的位置。因此，例如通过将焊盘604、606中的每一个的中心定位在该位置处来实现凸块的中心在给定位置处的放置。
此外，开口610、614的形状例如限定了凸块602在焊盘604和606之间进行焊接时将采用的形状。在一些实施例中，开口610、614均被配置为具有细长的形状，使得所得到的凸块在向心取向中具有椭圆形或赛场形状(请参见图2)。在其他实施例中，仅开口中的一个(例如，衬底侧上的开口614)具有细长的形状，集成电路侧上的开口610例如具有正方形、六边形、圆形或其他形状。
图7示意性地图示了根据本公开的一个示例实施例的用于电路构思的计算设备700。
设备700例如包括处理设备(P)，处理设备(P)包括一个或多个处理器，一个或多个处理器由耦合到处理设备702的指令存储器(INSTR MEM)704中存储的指令进行控制。数据存储装置(DATA STORAGE)706例如还耦合到处理设备702或以其他方式可由处理设备702访问。数据存储装置706例如包括存储凸块或焊盘布局(BUMP/PAD LAYOUT)708，以限定凸块或焊盘在集成电路芯片和/或衬底的接触表面上的位置的一个或多个存储器设备。设备700还例如包括耦合到处理设备702的通信接口(COMMS INTERFACE)710，焊盘布局可以经由通信接口710例如被传输到制造工厂来进行制造。
图8是表示根据本公开的一个示例实施例的电路构思方法中的操作的流程图。除非另有说明，否则图8的方法的操作例如由图7的计算设备700实现。
在操作801中，例如至少两个环形同心区域被限定用于凸块放置。备选地，如下面更详细地描述的，以适配的方式限定环形区域。
在操作802中，例如在每个环形同心区域中执行凸块放置，同时考虑或遵守每个凸块周围的隔离区域。例如，如以上参考图4所述，这通过从每个环形同心区域的内边缘开始将凸块放置在环或局部环中来执行。
在一些实施例中，环形同心区域的尺寸和数目是适配的。例如，放置凸块的第一内环，然后添加附加的环，同时确保一个环与下一个环之间的距离最小。但是，当凸块节距超过某个阈值时，限定新的环形区域，该新的环形区域的内边缘恰好位于待放置凸块的最后一个环的外侧，并且凸块放置再次在新区域中开始。这样的方法例如产生如下的同心环形区域，其中，距离凸起基体的中心越远，该同心环形区域所包括的凸块的同心环或局部同心环的数目越多。
在操作803中，基于凸块放置生成2D的凸块或焊盘布局。例如，该布局是在x和y坐标中定义每个凸块的中心位置的文件，每个凸块的中心位置对应于待连接的接触表面的对应焊盘的中心位置。
在操作804中，该布局例如被传输到制造场地，并且例如基于该布局来制造凸起基体。
图9是出于仿真目的被划分为多个区域Z1至Z7的凸起基体的平面图。基于在各自包括五个凸块环的多个同心环形区域中进行凸块的手动放置，并且基于如上所述的适配的区域尺寸来仿真凸块放置。下表中示出了区域Z1至Z7的结果。
表1
Figure BDA0002458359260000131
可以看出，自动放置导致可以在所有区域中放置的凸块数目显著增加，并且适配区域尺寸调整方法允许整体上放置更多数目的凸块。
已描述了各种实施例和变型。本领域技术人员将理解，可以将这些实施例的某些特征进行组合，并且本领域技术人员将容易想到其他变型。
最后，基于上文提供的功能描述，本文描述的实施例和变型的实际实现在本领域技术人员的能力之内。

Claims (21)

1.一种凸起基体，其特征在于，包括：
多个凸块；
其中每个凸块在所述凸起基体的平面中旋转不对称；
所述凸块以向心布置定向；
其中所述凸起基体的第一部分中的凸块在第一轴线上具有第一节距，并且所述凸起基体的第二部分中的凸块在所述第一轴线上具有第二节距，所述第二节距不同于所述第一节距。
2.根据权利要求1所述的凸起基体，其特征在于，所述凸块形成在多个同心环中。
3.根据权利要求2所述的凸起基体，其特征在于，所述凸块位于局部同心环中。
4.根据权利要求2所述的凸起基体，其特征在于，每个凸块具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定同心环中的所有凸块均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
5.根据权利要求1所述的凸起基体，其特征在于，所述多个凸块中的第一凸块位于第一环形区域中，并且其中所述多个凸块中的第二凸块位于第二环形区域中，所述第一环形区域和所述第二环形区域是同心的。
6.根据权利要求5所述的凸起基体，其特征在于，所述第一环形区域和所述第二环形区域中的每个环形区域包括多个环。
7.根据权利要求6所述的凸起基体，其特征在于，所述凸块位于局部同心环中。
8.根据权利要求5所述的凸起基体，其特征在于，每个凸块具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定环形区域中的所有凸块均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
9.根据权利要求1所述的凸起基体，其特征在于，每个凸块具有包括较长直径和较短直径的椭圆形形状，并且其中所述多个凸块中的所有凸块均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
10.一种电路，其特征在于，包括：
接触表面；
其中所述接触表面包括待耦合到凸起基体的多个连接焊盘，
其中每个连接焊盘具有在所述接触表面的平面中旋转不对称的经暴露的表面面积；
所述连接焊盘以向心布置定向；
其中所述接触表面的第一部分中的连接焊盘在第一轴线上具有第一节距，并且所述接触表面的第二部分中的连接焊盘在所述第一轴线上具有第二节距，所述第二节距不同于所述第一节距。
11.根据权利要求10所述的电路，其特征在于，所述接触表面是集成电路芯片的表面。
12.根据权利要求10所述的电路，其特征在于，所述接触表面是配置有集成电路芯片的衬底的表面。
13.根据权利要求10所述的电路，其特征在于，所述连接焊盘形成在多个同心环中。
14.根据权利要求13所述的电路，其特征在于，所述连接焊盘位于局部同心环中。
15.根据权利要求13所述的电路，其特征在于，每个连接焊盘具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定同心环中的所有连接焊盘均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
16.根据权利要求10所述的电路，其特征在于，所述多个连接焊盘中的第一连接焊盘位于第一环形区域中，并且其中所述多个连接焊盘中的第二连接焊盘位于第二环形区域中，所述第一环形区域和所述第二环形区域是同心的。
17.根据权利要求16所述的电路，其特征在于，所述第一环形区域和所述第二环形区域中的每个环形区域包括多个环。
18.根据权利要求17所述的电路，其特征在于，所述连接焊盘位于局部同心环中。
19.根据权利要求16所述的电路，其特征在于，每个连接焊盘具有包括较长直径和较短直径的椭圆形形状，并且其中位于给定环形区域中的所有连接焊盘均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
20.根据权利要求10所述的电路，其特征在于，每个连接焊盘具有包括较长直径和较短直径的椭圆形形状，并且其中所述多个连接焊盘中的所有连接焊盘均在所述较长直径在径向方向上远离所述凸起基体的中心延伸的情况下被定向。
21.一种倒装芯片组件，其特征在于，包括：
根据权利要求10所述的电路；
另外的电路；并且
其中所述凸起基体将所述电路的所述连接焊盘连接到所述另外的电路的接触表面上的连接焊盘。
CN202020592475.5U 2019-04-18 2020-04-20 凸起基体，电路和倒装芯片组件 Active CN211907429U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR1904169 2019-04-18
FR1904169A FR3095296A1 (fr) 2019-04-18 2019-04-18 Centripetal bumping layout
FR1913917 2019-12-09
FR1913917A FR3095298A1 (fr) 2019-12-09 2019-12-09 Disposition centripète de bossages et procédé

Publications (1)

Publication Number Publication Date
CN211907429U true CN211907429U (zh) 2020-11-10

Family

ID=72830881

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010311806.8A Pending CN111834328A (zh) 2019-04-18 2020-04-20 向心的凸起布局和方法
CN202020592475.5U Active CN211907429U (zh) 2019-04-18 2020-04-20 凸起基体，电路和倒装芯片组件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010311806.8A Pending CN111834328A (zh) 2019-04-18 2020-04-20 向心的凸起布局和方法

Country Status (3)

Country Link
US (1) US20200335466A1 (zh)
CN (2) CN111834328A (zh)
FR (1) FR3095297A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598691B2 (en) * 2011-09-09 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing and packaging thereof
US9673161B2 (en) * 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices

Also Published As

Publication number Publication date
FR3095297A1 (fr) 2020-10-23
US20200335466A1 (en) 2020-10-22
CN111834328A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US6392301B1 (en) Chip package and method
TWI528517B (zh) 線路基板、半導體封裝結構及線路基板製程
KR20040041635A (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
US10475760B2 (en) Semiconductor device
EP2229694B1 (en) Semiconductor chip under-bump metallization structure and manufacturing method thereof
US8847369B2 (en) Packaging structures and methods for semiconductor devices
US20070175658A1 (en) High performance chip carrier substrate
US20070165388A1 (en) Interconnection pattern design
CN106298731B (zh) 电路板和包括该电路板的半导体封装件
TWI458061B (zh) Semiconductor device and manufacturing method thereof
US7243423B2 (en) Chip package with degassing holes
JP3730625B2 (ja) フリップチップボンディングのための有機基板
US6686666B2 (en) Breaking out signals from an integrated circuit footprint
US6777815B2 (en) Configuration of conductive bumps and redistribution layer on a flip chip
CN211907429U (zh) 凸起基体，电路和倒装芯片组件
CN107275237A (zh) 提高焊球疲劳寿命的硅岛阵列结构及倒装芯片封装方法
WO2021078071A1 (zh) 一种封装结构及封装方法
US6774498B2 (en) Flip-chip package substrate
EP1515366A2 (en) Techniques for pad arrangements on circuit chips
US11804440B2 (en) Chip module with robust in-package interconnects
US20030209731A1 (en) Circuit component placement
US10418310B2 (en) BGA package substrate and method of manufacturing the same
JP3989152B2 (ja) 半導体装置パッケージ
JPH04218918A (ja) 半導体装置及びその製造方法
US20240178177A1 (en) Arrangement of Power-Grounds in Package Structures

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant