CN211880299U - 一种功率因数校正电路及电子设备 - Google Patents
一种功率因数校正电路及电子设备 Download PDFInfo
- Publication number
- CN211880299U CN211880299U CN202020452892.XU CN202020452892U CN211880299U CN 211880299 U CN211880299 U CN 211880299U CN 202020452892 U CN202020452892 U CN 202020452892U CN 211880299 U CN211880299 U CN 211880299U
- Authority
- CN
- China
- Prior art keywords
- circuit
- main
- transistor
- capacitor
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
本实用新型涉及电子电路技术领域,公开了一种功率因数校正电路及电子设备,功率因数校正电路包括驱动电路、升压电路、开关电路及吸收电路,升压电路中的主开关管根据驱动电路产生的驱动信号工作在导通状态或关断状态,当主开关管由导通状态切换至关断状态时,主开关管的寄生电容放电以使所述开关电路闭合,开关电路的闭合可使得主开关管在关断时无法再次导通,吸收电路通过吸收主开关管的寄生电容所释放的电能并通过开关电路释放,以维持开关电路的闭合状态。通过以上方式,能够从根本上消除功率因数校正电路中主开关管关断时存在二次开通的隐患。
Description
技术领域
本实用新型涉及电力电子技术领域,特别是涉及一种功率因数校正电路及电子设备。
背景技术
目前,在电力电子技术领域中,一般通过在电源输入端串接功率因数校正电路(PFC)来提高电器产品的功率因数,在实际工作中,由于当电器产品的功率很大时,线路板上的线路会通过快速变化的电流,从而在线路产生电压,该电压会使得PFC上的主开关管在关断的时间再次导通,也就是说,主开关管存在二次导通的隐患,这会增加主开关管的损耗,严重时会损坏主开关管,进而导致电路失效。
针对这个技术问题,现有技术中采用的方法是通过降低主开关管的关断速度来降低主开关管二次导通的风险,但是,这种方法仅仅起到降低干扰的作用,不能完全消除主开关管存在二次导通的隐患,并且,这种方法额外增加了主开关管的损耗,从而使得主开关管发热加大,而为了给主开关管散热,必然要增加散热器的散热面积,还增加了成本,因而这种方法不利于推广应用。
实用新型内容
为解决上述技术问题,本实用新型实施例提供了一种功率因数校正电路及电子设备,能够解决现有技术中PFC上的主开关管在关断时间内再次导通的技术问题。
本实用新型实施例为解决上述技术问题提供了如下技术方案:
在第一方面,本实用新型实施例提供一种功率因数校正电路,包括:驱动电路,用于产生驱动信号;升压电路,所述升压电路包括主开关管,所述主开关管包括第一端、第二端及第三端,所述主开关管的第二端与所述驱动电路连接,所述主开关管根据所述驱动信号,工作在导通状态或关断状态,以使所述升压电路完成升压过程;开关电路,连接在所述主开关管的第二端与所述主开关管的第三端之间,当所述主开关管由导通状态切换至关断状态时,所述主开关管的寄生电容放电以使所述开关电路闭合,所述开关电路闭合时,所述主开关管的第二端电压被拉低,使得所述主开关管的第二端与所述主开关管的第三端之间的电压小于主开关管的导通阈值电压;吸收电路,分别与所述主开关管的第二端及所述开关电路连接,用于当所述主开关管由导通状态切换至关断状态时,吸收所述主开关管的寄生电容所释放的电能,并通过所述开关电路释放所述电能,以维持所述开关电路的闭合状态。
可选地,所述升压电路还包括第一电感、第一二极管及第一电容,所述第一电感一端用于与电源正极连接,所述第一电感另一端与所述主开关管的第一端连接,所述第一二极管的阳极与所述主开关管的第一端连接;所述第一电容的正极端与第一二极管的阴极连接,所述第一电容的负极端与所述主开关管的第二端连接。
可选地,所述开关电路包括第一三极管,所述第一三极管的发射极与所述主开关管的第二端连接,所述第一三极管的基极与所述吸收电路连接,所述第一三极管的集电极与所述主开关管的第三端连接。
可选地,还包括第一泄放电路,所述第一泄放电路连接在所述第一三极管的集电极与所述主开关管的第三端之间。
可选地,所述第一泄放电路包括第一电阻,所述第一电阻一端与所述第一三极管的集电极连接,所述第一电阻另一端与所述主开关管的第三端连接。
可选地,所述吸收电路包括第二电容,所述第二电容包括正极端和负极端,所述第二电容的正极端与所述第一三极管的基极连接,所述第二电容的负极端与所述主开关管的第二端连接。
可选地,所述吸收电路还包括第二二极管,所述第二二极管的阳极与所述第二电容的正极端连接,所述第二二极管的阴极用于与所述驱动电路连接。
可选地,还包括第二泄放电路,所述第二泄放电路一端与所述第二电容的正极端、所述第二二极管的阳极连接,所述第二泄放电路另一端与所述第一三极管的基极连接。
可选地,所述第二泄放电路包括第二电阻,所述第二电阻一端与所述第二电容的正极端、所述第二二极管的阳极连接,所述第二电阻另一端与所述第一三极管的基极连接。
在第二方面,本实用新型实施例提供一种电子设备,包括如上所述的功率因数校正电路。
本实用新型实施例的有益效果是:区别于现有技术,提供了一种功率因数校正电路及电子设备,功率因数校正电路包括驱动电路、升压电路、开关电路及吸收电路,升压电路中的主开关管根据驱动电路产生的驱动信号工作在导通状态或关断状态,当主开关管由导通状态切换至关断状态时,主开关管的寄生电容放电以使所述开关电路闭合,开关电路的闭合可使得主开关管在关断时无法再次导通,吸收电路通过吸收主开关管的寄生电容所释放的电能并通过开关电路释放,以维持开关电路的闭合状态。通过以上方式,能够从根本上消除功率因数校正电路中主开关管关断时存在二次开通的隐患。
附图说明
一个或多个实施例通过与之对应的附图中的图片仅作为示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是现有技术提供一种升压电路的电路结构示意图;
图2是现有技术提供一种升压电路的工作波形示意图;
图3是本实用新型实施例提供一种功率因数校正电路的电路结构示意图;
图4是本实用新型另一实施例提供一种功率因数校正电路的电路结构示意图;
图5是本实用新型实施例提供一种功率因数校正电路的工作波形示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步的说明。应当理解,此处所描述的具体实施例仅用于解释本实用新型,并不用于限定本实用新型。
为了方便及深入理解下文提供的实施例,此处结合图1对本文涉及的实施例作出辅助说明。
请参阅图1,图1为现有技术提供一种升压电路的电路示意图。如图1所示,升压电路主要由电感L1、主开关管Q1及二极管D1组成,其工作过程可分为充电和放电两部分,其工作原理如下:
充电过程:在充电的时候,主开关管Q1导通,此时,输入电流依次流经电源正极、电感L1、节点A、节点D及电源负极,电感上的电流以一定的比率线性增加,电感储存一定的能量。在这个过程当中,二极管D1反偏截止,由电容C1给负载提供能量,维持负载RL工作。
放电过程:主开关管Q1关断,此时,由于电感L1有反向电动势的作用,电感L1的电流不能瞬时突变,而是会缓慢地、逐渐地放电,电感L1、二极管D1、负载RL及电容C1组成放电回路,电感L1给电容C1充电,电容C1两端电压升高,此时电容C1两端电压高于输入电压,至此完成升压过程。
当主开关管Q1由导通状态切换至截止状态时,节点C和节点D之间从无电流流过到有电流流过,电流的变化率为di/dt,由于线路上自身存在电感,根据V=L*di/dt可知,节点C和节点D之间的线路会产生一个D正C负的电压VCD(如图2所示),由于该电压的产生拉低了节点D的电压,从而节点E与节点D之间存在一定电压差,此时,当电压VED大于主开关管Q1的导通阈值电压时,主开关管Q1再次开通,从而导致主开关管Q1在关断的过程中存在二次开通的风险,这不仅会增加主开关管Q1的损耗,还会加大主开关管Q1的发热量。
如图1所示,现有的技术方案是通过增大关断电阻R的阻值以降低主开关管Q1的关断速度,从而降低电流变化率di/dt,如前所述,由于VCD=L*di/dt,从而di/dt减小,VCD减小,因而VED减小,然而,如果电压VED仍然大于主开关管Q1的导通阈值电压时,主开关管Q1会再次开通。由于线路上存在的作为物理特性的电感是固定存在的,因此,降低电流变化率di/dt只能降低电压VCD,由此可见,此种做法只能通过降低电压VED以起到降低干扰的作用,而不能完全消除主开关管Q1在关断过程中存在的二次开通的隐患。同时,由于降低了开关速度,使得主开关管Q1关断过程中的电压和电流交越的时间加长,根据损耗计算公式W=V*I*t可知,如果电压和电流交越的时间越长,那么主开关管Q1的损耗就越大,这导致了主开关管Q1的发热加大,而为了散热,势必需要增大散热器的散热面积,同时也增加了成本。因此,现有的技术方案并不利于推广应用,尤其是不利于应用于功率因数校正电路中。
有鉴于此,在第一方面,本实用新型实施例提供一种功率因数校正电路,如图3所示,功率因数校正电路100包括驱动电路10、升压电路20(图中未示出)、开关电路30及吸收电路40,驱动电路10用于产生驱动信号,升压电路20包括主开关管Q1,主开关管Q1包括第一端、第二端及第三端,主开关管Q1的第二端与驱动电路10连接,主开关管Q1根据驱动信号,工作在导通状态或关断状态。
开关电路30连接在主开关管Q1的第二端与主开关管Q1的第三端之间,当主开关管Q1由导通状态切换至关断状态时,主开关管Q1的寄生电容放电以使开关电路30闭合,开关电路30闭合时,主开关管Q1的第二端电压被拉低,使得主开关管Q1的第二端与主开关管Q1的第三端之间的电压小于主开关管Q1的导通阈值电压。
吸收电路40分别与主开关管Q1的第二端及开关电路30连接,用于当主开关管Q1由导通状态切换至关断状态时,吸收主开关管的寄生电容所释放的电能,并通过开关电路30释放所述电能,以维持开关电路30的闭合状态。
在本实施例中,当主开关管Q1由导通状态切换至关断状态时,通过吸收电路40吸收主开关管Q1中寄生电容储存的电能,并将该电能通过开关电路30释放,该电能的释放能够维持开关电路30的闭合,而开关电路30闭合时,主开关管Q1的第二端电压被拉低,从而使得主开关管Q1的第二端与主开关管Q1的第三端之间的电压小于主开关管Q1的导通阈值电压。因此,通过这种方式,能够完全消除主开关管Q1在关断过程中存在的二次开通隐患,而且其电路结构简单,成本低,可应用于功率因数校正电路中进行功率因数校正。
在一些实施例中,升压电路20还包括第一电感L1、第一二极管D1及第一电容C1,第一电感L1一端用于与电源正极连接,第一电感L1另一端与主开关管Q1的第一端连接,第一二极管D1阳极与主开关管Q1的第一端连接;第一电容C1正极端与第一二极管D1阴极连接,第一电容C1负极端与主开关管Q1的第二端连接。
其中,主开关管Q1可以是任意的功率开关器件,例如金属氧化物半导体场效应晶体管MOSFET、绝缘栅双极型晶体管IGBT等,对应于本实用新型实施例提供的电路结构,主开关管Q1可以配置为N型的MOSFET或N型的IGBT。以NMOS管为例,那么,上述的主开关管的第一端、第二端及第三端分别对应NMOS管的漏极、栅极和源极。在本实用新型的构思下,主开关管Q1可以针对具体情况进行适应性的调整。
需要说明的是,为描述方便,下面均以NMOS管来代替主开关管Q1进行描述。
如图4所示,开关电路30包括第一三极管Q2,第一三极管Q2的发射极与NMOS管Q1的栅极连接,第一三极管Q2的基极与吸收电路40连接,第一三极管Q1的集电极与NMOS管Q1的源极连接。
功率因数校正电路100还包括第一泄放电路50,第一泄放电路50连接在第一三极管Q1的集电极与NMOS管Q1的源极之间。
第一泄放电路50包括第一电阻R1,第一电阻R1一端与第一三极管Q2的集电极连接,第一电阻R1另一端与NMOS管Q1的源极连接。
在本实施例中,NMOS管Q1关断时,节点C和节点D之间由于线路电感的作用产生电压VCD,相比于NMOS管Q1导通时,该电压的产生相当于拉低了节点D的电压,从而NMOS管Q1栅极与源极之间存在一定的电压差VGS(或VED),本实施例通过在NMOS管Q1关断时吸收NMOS管Q1内部寄生电容储存的电能,并通过第一三极管Q2释放以维持第一三极管Q2的导通状态,如图4所示,第一电阻R1作为泄放电阻,其被配置为较低阻值时,第一三极管Q2的导通可将节点E的电压拉低至极低的水平,使得NMOS管Q1的栅源电压VGS大大降低。
请参阅图5,图5为本实用新型实施例提供一种功率因数校正电路的工作波形示意图。如图5所示,VDS为NMOS管Q1漏极与源极之间的电压,VGS为VDS为NMOS管Q1栅极与源极之间的电压,在NMOS管Q1关断过程中,如前所述,NMOS管Q1的栅源电压VGS大大降低,以至于在NMOS管Q1关断过程中,电压VGS一直是小于NMOS管Q1的导通电压阈值的,从而有效防止NMOS管Q1在关断过程中发生二次开通。
请再参阅图4,吸收电路40包括第二电容C2,第二电容C2包括正极端和负极端,第二电容C2的正极端与第一三极管Q1的基极连接,第二电容C2的负极端与NMOS管Q1的栅极连接。
在本实施例中,第二电容C2用于当NMOS管Q1由导通状态切换至关断状态时,吸收NMOS管Q1内部寄生电容储存的电能,从而通过该电能给自身充电。
吸收电路40还包括第二二极管D2,第二二极管D2的阳极与第二电容C2的正极端连接,第二二极管D2的阴极用于与驱动电路40连接。
第二二极管D2的作用在于避免第二电容C2的电能提前释放,同时防止干扰电压对放电电容C2产生不利影响。
功率因数校正电路100还包括第二泄放电路60,第二泄放电路60一端与第二电容C2的正极端、第二二极管D2的阳极连接,第二泄放电路60另一端与第一三极管Q2的基极连接。
第二泄放电路60包括第二电阻R2,第二电阻R2一端与第二电容C2的正极端、第二二极管D2的阳极连接,第二电阻R2另一端与第一三极管Q2的基极连接。
在本实施例中,第二电容C2放电时,第二电容C2、第一三极管Q2的发射极、第一三极管Q2的基极及第二电阻R2构成放电回路,第二电阻R2为泄放电阻。在第二电容C2放电过程中,第一三极管Q2是工作在导通状态的。
在第二方面,本实用新型实施例提供了一种电子设备,包括如上所述的功率因数校正电路。
最后要说明的是,本实用新型可以通过许多不同的形式来实现,并不限于本说明书所描述的实施例,这些实施例不作为对本实用新型内容的额外限制,提供这些实施方式的目的是使对本实用新型的公开内容的理解更加透彻全面。并且在本实用新型的思路下,上述各技术特征继续相互组合,并存在如上所述的本实用新型不同方面的许多其它变化,均视为本实用新型说明书记载的范围;进一步地,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
Claims (10)
1.一种功率因数校正电路,其特征在于,包括:
驱动电路,用于产生驱动信号;
升压电路,所述升压电路包括主开关管,所述主开关管包括第一端、第二端及第三端,所述主开关管的第二端与所述驱动电路连接,所述主开关管根据所述驱动信号,工作在导通状态或关断状态,以使所述升压电路完成升压过程;
开关电路,连接在所述主开关管的第二端与所述主开关管的第三端之间,当所述主开关管由导通状态切换至关断状态时,所述主开关管的寄生电容放电以使所述开关电路闭合,所述开关电路闭合时,所述主开关管的第二端电压被拉低,使得所述主开关管的第二端与所述主开关管的第三端之间的电压小于主开关管的导通阈值电压;
吸收电路,分别与所述主开关管的第二端及所述开关电路连接,用于当所述主开关管由导通状态切换至关断状态时,吸收所述主开关管的寄生电容所释放的电能,并通过所述开关电路释放所述电能,以维持所述开关电路的闭合状态。
2.根据权利要求1所述的功率因数校正电路,其特征在于,所述升压电路还包括第一电感、第一二极管及第一电容,所述第一电感一端用于与电源正极连接,所述第一电感另一端与所述主开关管的第一端连接,所述第一二极管的阳极与所述主开关管的第一端连接;所述第一电容的正极端与第一二极管的阴极连接,所述第一电容的负极端与所述主开关管的第二端连接。
3.根据权利要求2所述的功率因数校正电路,其特征在于,所述开关电路包括第一三极管,所述第一三极管的发射极与所述主开关管的第二端连接,所述第一三极管的基极与所述吸收电路连接,所述第一三极管的集电极与所述主开关管的第三端连接。
4.根据权利要求3所述的功率因数校正电路,其特征在于,还包括第一泄放电路,所述第一泄放电路连接在所述第一三极管的集电极与所述主开关管的第三端之间。
5.根据权利要求4所述的功率因数校正电路,其特征在于,所述第一泄放电路包括第一电阻,所述第一电阻一端与所述第一三极管的集电极连接,所述第一电阻另一端与所述主开关管的第三端连接。
6.根据权利要求3所述的功率因数校正电路,其特征在于,所述吸收电路包括第二电容,所述第二电容包括正极端和负极端,所述第二电容的正极端与所述第一三极管的基极连接,所述第二电容的负极端与所述主开关管的第二端连接。
7.根据权利要求6所述的功率因数校正电路,其特征在于,所述吸收电路还包括第二二极管,所述第二二极管的阳极与所述第二电容的正极端连接,所述第二二极管的阴极用于与所述驱动电路连接。
8.根据权利要求7所述的功率因数校正电路,其特征在于,还包括第二泄放电路,所述第二泄放电路一端与所述第二电容的正极端、所述第二二极管的阳极连接,所述第二泄放电路另一端与所述第一三极管的基极连接。
9.根据权利要求8所述的功率因数校正电路,其特征在于,所述第二泄放电路包括第二电阻,所述第二电阻一端与所述第二电容的正极端、所述第二二极管的阳极连接,所述第二电阻另一端与所述第一三极管的基极连接。
10.一种电子设备,其特征在于,包括如权利要求1至9任一项所述的功率因数校正电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020452892.XU CN211880299U (zh) | 2020-03-31 | 2020-03-31 | 一种功率因数校正电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020452892.XU CN211880299U (zh) | 2020-03-31 | 2020-03-31 | 一种功率因数校正电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211880299U true CN211880299U (zh) | 2020-11-06 |
Family
ID=73256623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020452892.XU Active CN211880299U (zh) | 2020-03-31 | 2020-03-31 | 一种功率因数校正电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211880299U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023016574A1 (zh) * | 2021-08-11 | 2023-02-16 | 东莞新能安科技有限公司 | 开关电路、电池管理系统、电池包、用电设备及控制方法 |
-
2020
- 2020-03-31 CN CN202020452892.XU patent/CN211880299U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023016574A1 (zh) * | 2021-08-11 | 2023-02-16 | 东莞新能安科技有限公司 | 开关电路、电池管理系统、电池包、用电设备及控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5841268A (en) | Multi-resonant soft switching snubber network for DC-to-DC converter | |
CN111181362B (zh) | 高抗扰SiC MOSFET驱动电路及工作方法 | |
CN111600461A (zh) | 一种改进型SiC MOSFET桥臂串扰抑制驱动电路及方法 | |
CN211880299U (zh) | 一种功率因数校正电路及电子设备 | |
CN203942450U (zh) | 反激变换器的软开关电路 | |
US20100038973A1 (en) | Method to drive a high-voltage tube grid | |
CN111342650A (zh) | 一种功率因数校正电路及电子设备 | |
US7095639B2 (en) | Inverter circuit having switching device with gate driven by high-voltage integrated circuit | |
CN215734028U (zh) | 一种dcdc变换器防倒灌保护电路 | |
CN210016399U (zh) | 吸收保护电路 | |
CN112928913A (zh) | 降压式变换电路及其无损吸收电路 | |
CN114070019A (zh) | 驱动电路、驱动方法及开关电源 | |
JP4806324B2 (ja) | Dc−dcコンバータ | |
CN217590599U (zh) | 一种保护电路及开关电源 | |
CN215934712U (zh) | 一种开关速度可控的门极驱动电路 | |
CN115021529B (zh) | 一种抑制SiC MOSFET米勒平台电压骤降的驱动电路 | |
CN217903998U (zh) | 短路保护电路、逆变器及电机组件 | |
CN216699813U (zh) | 驱动电路及开关电源 | |
CN214674848U (zh) | 一种开关管电路结构及电路系统 | |
CN218482787U (zh) | 一种源极同步驱动电路 | |
CN221177556U (zh) | 一种基于反激拓扑结构的mosfet隔离驱动电路 | |
CN113489479B (zh) | 三电平半导体开关管门极驱动电路 | |
Hossain et al. | Design of RCD snubbers based upon approximations to the switching characteristics. I. Theoretical development | |
CN210578268U (zh) | 一种二次侧有源钳位电路 | |
Bakan et al. | A New ZVT Two-Switch Forward Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |