CN211789026U - 一种台面结构铝硼扩散工艺的可控硅芯片 - Google Patents
一种台面结构铝硼扩散工艺的可控硅芯片 Download PDFInfo
- Publication number
- CN211789026U CN211789026U CN202020816530.4U CN202020816530U CN211789026U CN 211789026 U CN211789026 U CN 211789026U CN 202020816530 U CN202020816530 U CN 202020816530U CN 211789026 U CN211789026 U CN 211789026U
- Authority
- CN
- China
- Prior art keywords
- base region
- positive
- region
- short base
- boron diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型属于硅芯片技术领域,尤其为一种台面结构铝硼扩散工艺的可控硅芯片,包括长基区,所述长基区的上表面设置有正面短基区,所述长基区的下表面设置有背面P型区,所述正面短基区的上表面设置有正面发射区,所述正面短基区的上表面设置有保护膜,所述保护膜、正面短基区和长基区设置有正面沟槽,所述正面沟槽两侧表面设置有正面钝化区,所述保护膜靠近正面发射区的表面设置有正面阴极铝电极;结合铝扩工艺与硼扩工艺的优点,利用铝扩散系数比硼扩散系数大的特点,采取铝硼扩散工艺,对通隔离区与短基区可同步形成,合二为一,扩散时间为30h,极大地提高了生产效率,又可降低表面缺陷,获得良好的Veb特性。
Description
技术领域
本实用新型属于硅芯片技术领域,具体涉及一种台面结构铝硼扩散工艺的可控硅芯片。
背景技术
可控硅芯片的制造中,普遍会采取硼扩散工艺制造技术,经过150-180h长时间扩散,形成对通隔离区;再采取硼扩散,经过30-40h较短时间扩散,形成短基区。总时间在200h以上。
但是这类传统工艺存在以下缺点:1、采取两步硼扩工艺,高温扩散200h时间太长,生产效率低;2、长时间的高温扩散导致表面缺陷增加,使得可控硅门级与阴极之间的电压特性变差,存在20-50%比例的折线击穿现象。
实用新型内容
为解决上述背景技术中提出的问题。本实用新型提供了一种台面结构铝硼扩散工艺的可控硅芯片,具有结合铝扩工艺与硼扩工艺的优点,利用铝扩散系数比硼扩散系数大的特点,采取铝硼扩散工艺,对通隔离区与短基区可同步形成,合二为一,扩散时间为30h,极大地提高了生产效率,又可降低表面缺陷,获得良好的Veb特性。
为实现上述目的,本实用新型提供如下技术方案:一种台面结构铝硼扩散工艺的可控硅芯片,包括长基区,所述长基区的上表面设置有正面短基区,所述长基区的下表面设置有背面P型区,所述正面短基区的上表面设置有正面发射区,所述正面短基区的上表面设置有保护膜,所述保护膜、正面短基区和长基区设置有正面沟槽,所述正面沟槽两侧表面设置有正面钝化区,所述保护膜靠近正面发射区的表面设置有正面阴极铝电极,所述保护膜的还表面设置有正面门极铝电极,所述正面门极铝电极和正面阴极铝电极均与正面短基区接触,所述背面P型区的下表面设置有背面钛镍银电极,所述正面短基区、长基区和背面P型区的两端均设置有对通隔离区。
作为本实用新型的一种台面结构铝硼扩散工艺的可控硅芯片优选技术方案,所述正面发射区为磷元素构件,所述正面短基区为硼元素构件。
作为本实用新型的一种台面结构铝硼扩散工艺的可控硅芯片优选技术方案,所述正面钝化区为“U”字形结构,且所述正面钝化区由外至内分别为LTO钛酸锂-玻璃-SIPOS半绝缘多晶硅材质。
作为本实用新型的一种台面结构铝硼扩散工艺的可控硅芯片优选技术方案,所述保护膜由外至内分别为LTO钛酸锂、SIPOS半绝缘多晶硅和SIO2二氧化硅。
与现有技术相比,本实用新型的有益效果是:正面发射区设置在正面短基区表面后通过保护膜和正面阴极铝电极进行覆盖,同时正面门极铝电极和正面阴极铝电极设置在保护膜的表面并与正面短基区接触,同时正面短基区设置在长基区的表面,正面沟槽依次观察保护膜和正面短基区并嵌入长基区的内部,且正面沟槽两侧表面设置有正面钝化区,采取铝硼扩散工艺,对通隔离区与短基区可同步形成,合二为一,扩散时间为30h,极大地提高了生产效率,又可降低表面缺陷,获得良好的Veb特性,长基区下表面依次设置的背面P型区和背面钛镍银电极,且对通隔离区设置在正面短基区、长基区和背面P型区的两端,巧妙的利用铝扩散系数比硼扩散快的特点,使对通隔离区与短基区的扩散同步完成,制造过程简单,生产效率高,同时避免了长时间的高温扩散带来的硅表面缺陷,制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
附图说明
附图用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与本实用新型的实施例一起用于解释本实用新型,并不构成对本实用新型的限制。在附图中:
图1为本实用新型的结构示意图;
图中:1、正面发射区;2、正面短基区;3、正面钝化区;4、正面沟槽;5、保护膜;6、长基区;7、正面门极铝电极;8、正面阴极铝电极;9、背面钛镍银电极;10、背面P型区;12、对通隔离区。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例
请参阅图1,本实用新型提供一种技术方案:一种台面结构铝硼扩散工艺的可控硅芯片,包括长基区6,长基区6的上表面设置有正面短基区2,长基区6的下表面设置有背面P型区10,正面短基区2的上表面设置有正面发射区1,正面短基区2的上表面设置有保护膜5,保护膜5、正面短基区2和长基区6设置有正面沟槽4,正面沟槽4两侧表面设置有正面钝化区3,保护膜5靠近正面发射区1的表面设置有正面阴极铝电极8,保护膜5的还表面设置有正面门极铝电极7,正面门极铝电极7和正面阴极铝电极8均与正面短基区2接触,背面P型区10的下表面设置有背面钛镍银电极9,正面短基区2、长基区6和背面P型区10的两端均设置有对通隔离区12,正面发射区1为磷元素构件,正面短基区2为硼元素构件,正面钝化区3为“U”字形结构,且正面钝化区3由外至内分别为LTO钛酸锂-玻璃-SIPOS半绝缘多晶硅材质,保护膜5由外至内分别为LTO钛酸锂、SIPOS半绝缘多晶硅和SIO2二氧化硅。
本实施方案中,正面发射区1设置在正面短基区2表面后通过保护膜5和正面阴极铝电极8进行覆盖,同时正面门极铝电极7和正面阴极铝电极8设置在保护膜5的表面并与正面短基区2接触,同时正面短基区2设置在长基区6的表面,正面沟槽4依次观察保护膜5和正面短基区2并嵌入长基区6的内部,且正面沟槽4两侧表面设置有正面钝化区3,采取铝硼扩散工艺,对通隔离区与短基区可同步形成,合二为一,扩散时间为30h,极大地提高了生产效率,又可降低表面缺陷,获得良好的Veb特性,长基区6下表面依次设置的背面P型区10和背面钛镍银电极9,且对通隔离区12设置在正面短基区2、长基区6和背面P型区10的两端,巧妙的利用铝扩散系数比硼扩散快的特点,使对通隔离区与短基区的扩散同步完成,制造过程简单,生产效率高,同时避免了长时间的高温扩散带来的硅表面缺陷,制造的芯片击穿电压特性好、合格率较高、且产品可靠性较高。
一种台面结构铝硼扩散工艺的可控硅芯片的具体实施方法,包括以下步骤:
1、投料:电阻率35-42Ω·cm,N型片,晶向<111>,片厚230um;
2、氧化:温度1150℃,时间10h,热生长形成2.0um的SiO2膜;
3、双面光刻对通扩散区;
4、双面注入铝:剂量1e15cm-2,能量120Kev,注入角度7度;
5、氢氟酸漂除SiO2膜:使用40%的氢氟酸漂除SiO2膜,浸泡时间10min;
6、双面硼预淀积:双面旋涂硼乳胶源,推入石英管进行硼扩散,温度960℃,时间60min,薄层电阻为25-35Ω/◇;
7、铝硼再分布:温度1250℃,时间30h,双面对通的120um的PN结与35um的短基区PN结同步形成;
8、正面刻阴极;
9、磷预淀积:采取携带液态磷源磷扩工艺进行磷预淀积,形成薄层电阻为1.0-1.2Ω/◇的磷;
10、氢氟酸漂除SiO2膜:使用40%的氢氟酸漂除SiO2膜,浸泡时间10min;
11、双面硼预淀积:双面旋涂硼乳胶源,推入石英管进行硼扩散,温度1050℃,时间120min,薄层电阻为5-8Ω/◇;
12、磷再分布:温度1200℃,时间3h;
13、正面刻沟槽;
14、沟槽蚀刻:使用氢氟酸蚀刻SiO2膜,再使用硅蚀刻液蚀刻出深度为70um的沟槽;
15、超声波震荡:使用超声波,去除沟槽蚀刻形成的悬空的SiO2挂边;
16、沉积SIPOS膜:膜厚0.8um;
17、正面玻璃钝化;
18、沉积LTO膜:膜厚0.45um;
19、光刻引线孔;
20、正面蒸发铝:厚度7um;
21、正面铝反刻;
22、铝合金:温度505℃,时间35min;
23、背面吹砂;
24、背面蒸发钛镍银:钛厚度0.1um,镍厚度0.45um,银厚度0.92um;
25、测试;
26、划片。
最后应说明的是:以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (4)
1.一种台面结构铝硼扩散工艺的可控硅芯片,包括长基区(6),其特征在于:所述长基区(6)的上表面设置有正面短基区(2),所述长基区(6)的下表面设置有背面P型区(10),所述正面短基区(2)的上表面设置有正面发射区(1),所述正面短基区(2)的上表面设置有保护膜(5),所述保护膜(5)、正面短基区(2)和长基区(6)设置有正面沟槽(4),所述正面沟槽(4)两侧表面设置有正面钝化区(3),所述保护膜(5)靠近正面发射区(1)的表面设置有正面阴极铝电极(8),所述保护膜(5)的还表面设置有正面门极铝电极(7),所述正面门极铝电极(7)和正面阴极铝电极(8)均与正面短基区(2)接触,所述背面P型区(10)的下表面设置有背面钛镍银电极(9),所述正面短基区(2)、长基区(6)和背面P型区(10)的两端均设置有对通隔离区(12)。
2.根据权利要求1所述的一种台面结构铝硼扩散工艺的可控硅芯片,其特征在于:所述正面发射区(1)为磷元素构件,所述正面短基区(2)为硼元素构件。
3.根据权利要求1所述的一种台面结构铝硼扩散工艺的可控硅芯片,其特征在于:所述正面钝化区(3)为“U”字形结构,且所述正面钝化区(3)由外至内分别为LTO钛酸锂-玻璃-SIPOS半绝缘多晶硅材质。
4.根据权利要求1所述的一种台面结构铝硼扩散工艺的可控硅芯片,其特征在于:所述保护膜(5)由外至内分别为LTO钛酸锂、SIPOS半绝缘多晶硅和SIO2二氧化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020816530.4U CN211789026U (zh) | 2020-05-17 | 2020-05-17 | 一种台面结构铝硼扩散工艺的可控硅芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020816530.4U CN211789026U (zh) | 2020-05-17 | 2020-05-17 | 一种台面结构铝硼扩散工艺的可控硅芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211789026U true CN211789026U (zh) | 2020-10-27 |
Family
ID=72956248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020816530.4U Active CN211789026U (zh) | 2020-05-17 | 2020-05-17 | 一种台面结构铝硼扩散工艺的可控硅芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211789026U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113223960A (zh) * | 2021-04-12 | 2021-08-06 | 黄山芯微电子股份有限公司 | 一种压接式晶闸管管芯及制作方法 |
-
2020
- 2020-05-17 CN CN202020816530.4U patent/CN211789026U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113223960A (zh) * | 2021-04-12 | 2021-08-06 | 黄山芯微电子股份有限公司 | 一种压接式晶闸管管芯及制作方法 |
CN113223960B (zh) * | 2021-04-12 | 2024-08-23 | 黄山芯微电子股份有限公司 | 一种压接式晶闸管管芯及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115621333B (zh) | 双面隧穿氧化硅钝化的背接触太阳能电池及其制备方法 | |
CN105405899A (zh) | N型双面电池及其制作方法 | |
CN209104161U (zh) | 一种选择性钝化接触太阳能电池 | |
CN110190137B (zh) | 一种用于正面接触钝化的双层钝化膜及其制备方法 | |
CN107342332A (zh) | 双面polo电池及其制备方法 | |
CN209561421U (zh) | 一种p型隧穿氧化物钝化接触太阳能电池 | |
CN108666377A (zh) | 一种p型背接触太阳电池及其制备方法 | |
CN102386249A (zh) | 一种下一代结构高效率晶体硅电池及制作方法 | |
CN211789026U (zh) | 一种台面结构铝硼扩散工艺的可控硅芯片 | |
WO2024066207A1 (zh) | 一种新型太阳能电池及其制作方法 | |
CN107644925A (zh) | 一种p型晶体硅太阳能电池的制备方法 | |
CN112736164A (zh) | 一种正面载流子的选择性钝化方法、基于该方法的太阳能电池及制备方法 | |
WO2020220666A1 (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
WO2024179442A1 (zh) | 太阳电池及其制作方法 | |
WO2020220665A1 (zh) | 一种四颗二极管集成芯片的制造工艺 | |
CN209843720U (zh) | 一种太阳能电池结构 | |
CN105552122A (zh) | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 | |
CN103811424B (zh) | 全压接封装高压半导体器件 | |
CN204966513U (zh) | N型双面电池 | |
CN208797019U (zh) | P型晶体硅perc电池 | |
JP2015191967A (ja) | 太陽電池セルおよびその製造方法 | |
CN106449774A (zh) | 优化表面电场的沟槽式势垒肖特基结构及其制作方法 | |
CN103078004A (zh) | 一种选择性发射结与背面点接触结合的太阳能电池的制备方法 | |
CN110212037A (zh) | 选择性增强正面钝化的perc太阳能电池及其制备方法 | |
TWI573286B (zh) | 太陽能電池的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |