CN211628000U - 一种光罩 - Google Patents
一种光罩 Download PDFInfo
- Publication number
- CN211628000U CN211628000U CN202020368355.7U CN202020368355U CN211628000U CN 211628000 U CN211628000 U CN 211628000U CN 202020368355 U CN202020368355 U CN 202020368355U CN 211628000 U CN211628000 U CN 211628000U
- Authority
- CN
- China
- Prior art keywords
- layout
- alignment mark
- wafer
- mark
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本实用新型公开一种光罩,所述光罩包括版图,所述版图用于曝光到晶圆上,所述光罩包括:至少一对位标记版图、切割道版图以及虚拟图形版图,所述对位标记版图设置于所述切割道版图中,所述对位标记版图包括对应于晶圆上半导体制程的所有膜层的对位标记,所述虚拟图形版图设置于切割道版图中除所述对位标记版图以外的位置;本实用新型提供的光罩,在切割道版图中摆放包括对应于晶圆上半导体制程的所有膜层的对位标记,如果后段需要新增膜层,会有其对应的对位标记用于对位,能够保证不同膜层之间的套合精度,不需要重新设计一套光罩,节约成本。
Description
技术领域
本实用新型涉及半导体技术领域,特别是涉及一种光罩。
背景技术
集成电路制造过程中需要在晶圆上形成有效芯片(chip),为了保证芯片的质量,不同的膜层(layer)之间需要保证套合的精度,因此在光罩(Mask)的设计过程中需要设置对位标记(alignment Mark),以用于晶圆上各膜层间的对位。
现有技术中光罩上的对位标记数量存在局限性,若根据生产需要,保持晶圆上前段制程不变,后段制程需要新增膜层,即要保持光罩的前段共用,后段改版增加光罩,则无法满足摆放新增膜层对位标记的需求,因为光罩上切割道版图的空白区域已经填满了虚拟图形(dummy pattern)版图,所以无法满足摆放新增对位标记的需求,如果想要增加光罩,必须重新出一套光罩,由于光罩的成本较高,造成了成本资源的浪费。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种光罩,用于解决现有技术中的若客户想要保持光罩的前段共用,后段改版增加光罩,必须重新出一套光罩,造成成本资源浪费的问题。
为实现上述目的及其他相关目的,本实用新型提供一种光罩,所述光罩包括版图,所述版图用于曝光到晶圆上,所述光罩包括:
切割道版图,用于曝光到所述晶圆上形成切割道;
至少一对位标记版图,设置于所述切割道版图中,所述对位标记版图包括对应于晶圆上半导体制程的所有膜层的对位标记;
虚拟图形版图,设置于所述切割道版图中除所述对位标记版图以外的位置。
在本实用新型的一实施例中,所述虚拟图形版图填充满所述切割道版图中除所述对位标记版图以外的位置。
在本实用新型的一实施例中,两个所述对位标记之间的间距大小为所述对位标记的宽度大小的2-4倍。
在本实用新型的一实施例中,两个所述对位标记之间的间距大小为所述对位标记的宽度大小的3倍。
在本实用新型的一实施例中,所述对位标记包括所述晶圆上前段的连接孔、有源区域、栅氧层、金属层、后段的连接孔中的一种或几种对位标记。
在本实用新型的一实施例中,相邻的所述金属层对位标记之间设置有所述后段的连接孔对位标记。
在本实用新型的一实施例中,所述光罩还包括芯片版图,所述芯片版图设置于曝光最大区域之内。
在本实用新型的一实施例中,所述芯片版图为主芯片版图。
如上所述,本实用新型提供的一种光罩,具有以下有益效果:
本实用新型提供的光罩包括版图,所述版图用于曝光到晶圆上,所述光罩包括切割道版图、至少一对位标记版图和虚拟图形版图,所述对位标记版图设置于所述切割道版图中,所述虚拟图形版图设置于切割道版图中除所述对位标记版图以外的位置,所述对位标记版图包括对应于晶圆上半导体制程的所有膜层的对位标记,因此,如果要保持晶圆上半导体制程的前段制程不变,后段制程改变增加新的膜层,即相应的要保持光罩的前段共用,后段改版增加光罩,会有与新增膜层对应的对位标记用于对位,因此能够保证不同膜层之间的套合精度,且不用重新设计一套新的光罩。
本实用新型既能够保持光罩的前段共用,又不影响后段改版增加光罩,能够有效减少光罩的制造成本,达到降低生产成本的目的。
附图说明
图1为本申请一个实施例提供的一种光罩的俯视结构示意图。
图2为本申请又一个实施例提供的一种光罩俯视结构示意图。
元件标号说明
1 对位标记版图
2 虚拟图形版图
3 主芯片版图
4 曝光最大区域
5 切割道版图
6 前段的连接孔对位标记
7 有源区域对位标记
8 栅氧层对位标记
9 第一金属层对位标记
10 第一后段的连接孔对位标记
11 第二金属层对位标记
12 第二后段的连接孔对位标记
13 第三金属层对位标记
14 第三后段的连接孔对位标记
15 第四金属层对位标记
16 第四后段的连接孔对位标记
17 第五金属层对位标记
18 第五后段的连接孔对位标记
19 第六金属层对位标记
20 第六后段的连接孔对位标记
21 第七金属层对位标记
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
请参阅图1,图1为本申请一个实施例提供的一种光罩的俯视结构示意图。本实用新型提供一种光罩,包括版图,所述版图用于曝光到晶圆上,所述光罩包括切割道版图5,至少一对位标记版图1,以及虚拟图形版图2,切割道版图5用于曝光到晶圆上形成切割道,对位标记版图1设置于切割道版图5中,虚拟图形版图2设置于切割道版图5中除对位标记版图1以外的位置且填充满除对位标记版图1以外的切割道版图5。所述光罩上还包括多个芯片版图,所述芯片版图可以但不限于为主芯片(Main chip)版图3,相邻的两个主芯片版图3之间为切割道版图5。对位标记版图1可以设置多个,多个对位标记版图1设置于切割道版图5中,对位标记版图1包括对应于晶圆上半导体制程的所有膜层的对位标记,具体的,本实施例对位标记版图1包括前段的连接孔对位标记6、有源区域对位标记7、栅氧层对位标记8、第一金属层对位标记9、第一后段的连接孔对位标记10、第二金属层对位标记11、第二后段的连接孔对位标记12、第三金属层对位标记13、第三后段的连接孔对位标记14、第四金属层对位标记15、第四后段的连接孔对位标记16以及第五金属层对位标记17。相邻的金属层对位标记之间设置有后段的连接孔对位标记,例如,第二金属层对位标记11和第三金属层对位标记13之间设置有第二后段的连接孔对位标记12,需要说明的是,本实用新型提供的光罩,对位标记的数量、各对位标记的位置以及各对位标记间的相互位置关系,并不以此为限。在设计光罩时,形成切割道版图5之后,在切割道版图5中摆放对位标记版图1,再在切割道版图5的空白区域填充虚拟图形版图2,即为虚拟图形版图2设置于切割道版图5中除对位标记版图1以外的位置,且填充满切割道版图5中除对位标记版图1以外的位置。本实施例中,对位标记可以但不限于为立方体结构,虚拟图形版图2可以但不限于为立方体结构,所述立方体结构的大小根据半导体制程不同而不同。虚拟图形版图2曝光到晶圆上以后,在晶圆上相应的区域内填充材料,能够使晶圆上每个膜层研磨平整,密度均匀。填充的材料与同层的膜层材料保持一致,例如一所述膜层为金属层,则虚拟图形版图2曝光到晶圆上的区域内填充金属材料。本实施例中,多个主芯片版图3、切割道版图5、对位标记版图1以及虚拟图形版图2设置于曝光最大区域4之内,对所述光罩进行曝光,能在所述晶圆上获得与所述光罩上的版图相同的曝光图形。
请参阅图2,图2为本申请又一个实施例提供的一种光罩的俯视结构示意图。图2中提供的实施例中的所述光罩包括切割道版图5、虚拟图形版图2以及对位标记版图1,对位标记版图1包括对应于所述晶圆上半导体制程的所有膜层的对位标记,本实施例中,所述对位标记为前段的连接孔对位标记6、有源区域对位标记7、栅氧层对位标记8、第一金属层对位标记9、第一后段的连接孔对位标记10、第二金属层对位标记11、第二后段的连接孔对位标记12、第三金属层对位标记13、第三后段的连接孔对位标记14、第四金属层对位标记15、第四后段的连接孔对位标记16、第五金属层对位标记17、第五后段的连接孔对位标记18、第六金属层对位标记19、第六后段的连接孔对位标记20以及第七金属层对位标记21,需要说明的是,本实用新型提供的光罩,对位标记的数量、各对位标记的位置以及各对位标记间的相互位置关系,并不以此为限。在切割道版图5中摆放对位标记版图1后,在切割道版图5的空白区域填充虚拟图形版图2;第五后段的连接孔对位标记18、第六金属层对位标记19、第六后段的连接孔对位标记20以及第七金属层对位标记21例如是根据实际需要预留的对位标记,如果晶圆上半导体制程的后段制程不发生改变,即不需要增加光罩,预留的对位标记不会影响正常生产使用;如果晶圆上半导体制程的后段制程发生改变,需要增加新的膜层,即对应的后段改版需要增加光罩,则启用预留的对位标记,在原有设计基础上增加光罩,而不用重新出一套新的光罩。具体的,如晶圆上原有设计是到第五金属层,如果后期需要增加第六金属层、第七金属层,则此时根据预留的第五后段的连接孔对位标记18、第六金属层对位标记19、第六后段的连接孔对位标记20以及第七金属层对位标记21,进行设计并增加相应的光罩。本实施例中,两个所述对位标记之间的间距大小为所述对位标记的宽度大小的2~4倍,具体的,两个所述对位标记之间的间距大小可以但不限于为所述对位标记的宽度大小的3倍,两个所述对位标记之间的间距大小也可以为所述对位标记的宽度大小的2倍,两个所述对位标记之间的间距大小也可以为所述对位标记的宽度大小的4倍。
请参阅图1、图2,为了进一步的对本实用新型提供的光罩进行说明,以下对所述光罩的设计原理进行说明:本实用新型提供的光罩在设计过程中,首先在所述光罩上设计主芯片版图3、切割道版图5,然后在切割道版图5中设计对位标记版图1,对位标记版图1包括对应于晶圆上半导体制程的所有膜层的对位标记,所述对位标记的数量和类型根据半导体制程的需要来进行设置,再在切割道版图5的空白区域填充满虚拟图形版图2,即虚拟图形版图2填充满切割道版图5中除对位标记版图1以外的位置,主芯片版图3、切割道版图5、对位标记版图1以及虚拟图形版图2布置于所述曝光最大区域4之内。由于对位标记版图1包括对应于晶圆上半导体制程的所有膜层的对位标记,因此,如果要保持晶圆上半导体制程的前段制程不变,后段制程改变增加新的膜层,即对应的要保持光罩的前段共用,后段改版增加光罩,会有与新增膜层对应的对位标记用于对位,因此能够保证不同膜层之间的套合精度,且不用重新设计一套新的光罩。因此,本实用新型提供的光罩能够有效减少光罩的制造成本,达到降低生产成本的目的。
综上所述,本实用新型提供的光罩包括版图,所述版图用于曝光到晶圆上,所述光罩包括切割道版图、至少一对位标记版图以及虚拟图形版图。对位标记版图设置于切割道版图中,对位标记版图包括对应于晶圆上半导体制程的所有膜层的对位标记,所述虚拟图形版图设置于切割道版图中除所述对位标记版图以外的位置。本实用新型在设计光罩时,在切割道版图中摆放包括对应于晶圆上半导体制程的所有膜层的对位标记,如果晶圆上半导体制程后段制程需要新增膜层会有其对应的对位标记用于对位,因此能够保证不同膜层之间的套合精度。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种光罩,包括版图,所述版图用于曝光到晶圆上,其特征在于,所述光罩包括:
切割道版图,用于曝光到所述晶圆上形成切割道;
至少一对位标记版图,设置于所述切割道版图中,所述对位标记版图包括对应于所述晶圆上半导体制程的所有膜层的对位标记;
虚拟图形版图,设置于所述切割道版图中除所述对位标记版图以外的位置。
2.根据权利要求1所述的一种光罩,其特征在于:所述虚拟图形版图填充满所述切割道版图中除所述对位标记版图以外的位置。
3.根据权利要求1所述的一种光罩,其特征在于:两个所述对位标记之间的间距大小为所述对位标记的宽度大小的2-4倍。
4.根据权利要求3所述的一种光罩,其特征在于:两个所述对位标记之间的间距大小为所述对位标记的宽度大小的3倍。
5.根据权利要求1所述的一种光罩,其特征在于:所述对位标记包括前段的连接孔、有源区域、栅氧层、金属层、后段的连接孔中的一种或几种对位标记。
6.根据权利要求5所述的一种光罩,其特征在于:相邻的所述金属层对位标记之间设置有所述后段的连接孔对位标记。
7.根据权利要求1所述的一种光罩,其特征在于:所述光罩还包括芯片版图,所述芯片版图设置于曝光最大区域之内。
8.根据权利要求7所述的一种光罩,其特征在于:所述芯片版图为主芯片版图。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020368355.7U CN211628000U (zh) | 2020-03-23 | 2020-03-23 | 一种光罩 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020368355.7U CN211628000U (zh) | 2020-03-23 | 2020-03-23 | 一种光罩 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211628000U true CN211628000U (zh) | 2020-10-02 |
Family
ID=72621912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020368355.7U Active CN211628000U (zh) | 2020-03-23 | 2020-03-23 | 一种光罩 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211628000U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112652566A (zh) * | 2020-12-30 | 2021-04-13 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
CN115097691A (zh) * | 2022-08-29 | 2022-09-23 | 合肥晶合集成电路股份有限公司 | 一种掩模板及形成方法 |
-
2020
- 2020-03-23 CN CN202020368355.7U patent/CN211628000U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112652566A (zh) * | 2020-12-30 | 2021-04-13 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
CN112652566B (zh) * | 2020-12-30 | 2023-03-07 | 合肥晶合集成电路股份有限公司 | 一种集成电路的制备方法 |
CN115097691A (zh) * | 2022-08-29 | 2022-09-23 | 合肥晶合集成电路股份有限公司 | 一种掩模板及形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8255837B2 (en) | Methods for cell boundary isolation in double patterning design | |
CN211628000U (zh) | 一种光罩 | |
US7930660B2 (en) | Measurement structure in a standard cell for controlling process parameters during manufacturing of an integrated circuit | |
TWI233149B (en) | Pattern-forming method and manufacturing method of semiconductor device | |
JP6325568B2 (ja) | ダブルパターンリソグラフィのための金属密度分布 | |
CN103311236B (zh) | 用于减少拐角圆化的具有光学邻近度校正的切分拆分 | |
CN105093807B (zh) | 一种掩模板及其制备方法和曝光系统 | |
US8881083B1 (en) | Methods for improving double patterning route efficiency | |
CN107065450B (zh) | 一种功率半导体芯片,该芯片的光刻版及其曝光方法 | |
CN102663169A (zh) | 集成电路版图设计规则检查的方法及其系统 | |
CN112731758B (zh) | 切割道标记及光刻掩膜版版图的设计方法、设计装置 | |
CN105093813B (zh) | 光掩模板和曝光系统 | |
CN103197501B (zh) | 一种阵列基板及其制备方法和显示装置 | |
US20220147688A1 (en) | Routing-resource-improving method of generating layout diagram, system for same and semiconductor device | |
KR102459562B1 (ko) | 하이브리드 시트 레이아웃, 방법, 시스템, 및 구조물 | |
CN103311103B (zh) | 半导体芯片的版图图层设计方法及其掩膜板 | |
CN111199130A (zh) | 半导体器件及其制造方法和系统 | |
CN105278257B (zh) | 制造集成电路的方法 | |
CN104040428B (zh) | 相移掩模及使用该相移掩模的抗蚀图案形成方法 | |
KR102413805B1 (ko) | 반도체 디바이스, 레이아웃 다이어그램 생성 방법 및 이를 위한 시스템 | |
CN110991139A (zh) | 制造半导体器件的方法和系统 | |
CN210776174U (zh) | 组合光罩 | |
CN113343631B (zh) | 集成电路结构以及生成集成电路布局图的系统和方法 | |
US9659128B2 (en) | Semiconductor overlay production system and method | |
CN107342262A (zh) | 集成电路制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Patentee after: Hefei crystal integrated circuit Co.,Ltd. Address before: 230012 No.88, xifeihe Road, Hefei comprehensive free trade zone, Xinzhan District, Hefei City, Anhui Province Patentee before: HEFEI JINGHE INTEGRATED CIRCUIT Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |