CN211506287U - 一种多路基准电压生成电路 - Google Patents
一种多路基准电压生成电路 Download PDFInfo
- Publication number
- CN211506287U CN211506287U CN202020520418.6U CN202020520418U CN211506287U CN 211506287 U CN211506287 U CN 211506287U CN 202020520418 U CN202020520418 U CN 202020520418U CN 211506287 U CN211506287 U CN 211506287U
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- reference voltage
- resistor
- input end
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种多路基准电压生成电路,包括:输入端,其连接外部基准源;第一运算放大器,其同相输入端连接所述输入端,反相输入端连接第一运算放大器的输出端,输出端连接一路转换器的参考电压输入端;和至少一个第二运算放大器,其同相输入端连接输入端,第二运算放大器的反相输入端分别连接第一分压电阻的第一端和第二分压电阻的第一端,第一分压电阻的第二端接地,第二分压电阻的第二端连接第二运算放大器的输出端;第二运算放大器的输出端连接另一路转换器的参考电压输入端。通过上述基准电压生成电路,不同转换器可以根据不同的需求得到多个精度的基准电压,整体仅采用一个外部基准源,减少电子元器件的种类和数量,提高多个ADC和DAC之间的匹配度。
Description
技术领域
本实用新型属于电子设备技术领域,尤其涉及一种多路基准电压生成电路。
背景技术
多模/数转换器(ADC)或数/模转换器(DAC)系统所能达到的精度直接取决于ADC或DAC的基准电压,在一些电子设备中,包含大量的以ADC或者DAC为基础构成的阵列式信号传递通路。如果每个独立ADC或者DAC的基准电压精度较差,则会影响整个电子设备的总体性能。
现有技术中为ADC或DAC阵列提供基准电压的方式通常为采用独立的片上基准。尽管这种方式简化了电路设计,可以很方便地为每一个ADC提供本地基准电压。但是,这同时也会增加物料的种类和数量,而且多个ADC和DAC之间的匹配度相对较差。
本背景技术所公开的上述信息仅仅用于增加对本申请背景技术的理解,因此,其可能包括不构成本领域普通技术人员已知的现有技术。
发明内容
本实用新型针对现有技术中采用独立的片上基准为ADC或DAC阵列提供基准电压会增加物料的种类和数量且多个ADC和DAC之间的匹配度相对较差的问题,设计并提供一种多路基准电压生成电路。
为实现上述实用新型目的,本实用新型采用下述技术方案予以实现:
一种多路基准电压生成电路,包括:输入端,所述输入端连接外部基准源;
第一运算放大器,所述第一运算放大器的同相输入端连接所述输入端,所述第一运算放大器的反相输入端连接所述第一运算放大器的输出端,所述第一运算放大器的输出端连接一路转换器的参考电压输入端;和至少一个第二运算放大器,所述第二运算放大器的同相输入端连接所述输入端,所述第二运算放大器的反相输入端分别连接第一分压电阻的第一端和所述第二分压电阻的第一端,所述第一分压电阻的第二端接地,所述第二分压电阻的第二端连接所述第二运算放大器的输出端;所述第二运算放大器的输出端连接另一路转换器的参考电压输入端。
为提高电路的稳定性,保护元器件,并提高调节灵活性, 还包括:反馈电阻,所述反馈电阻的第一端连接所述第二运算放大器的反相输入端,所述反馈电阻的第二端连接所述第二运算放大器的输出端;所述反馈电阻与所述第二分压电阻并联。
外部基准源由电压参考芯片实现,所述电压参考芯片包括:肖特基二极管,所述肖特基二极管的阴极引脚连接所述输入端,所述肖特基二极管的阳极引脚接地。
为调节外部基准源的功率,还包括:限流电阻,所述肖特基二极管的阴极引脚通过所述限流电阻连接所述输入端。
为起到滤波去耦的作用,还包括:旁路电容,所述旁路电容与所述肖特基二极管并联。
基准电压的噪声和放大器的噪声通过第一滤波模块和第二滤波模块实现。所述第一滤波模块的一端连接所述第一运算放大器的反相输入端,所述第一滤波模块的另一端连接所述第一运算放大器的输出端。
进一步的,所述第二滤波模块的一端连接所述第二运算放大器的反相输入端,所述第二滤波模块的另一端连接所述第二运算放大器的输出端。
结合电路中功放的隔离和低直流失调的特点,所述第一滤波模块优选包括:第一滤波电阻,所述第一滤波电阻的一端连接所述第一运算放大器的反相输入端,所述第一滤波电阻的另一端连接所述第一运算放大器的输出端;和第一滤波电容,所述第一滤波电容与所述第一滤波电阻并联。
所述第二滤波模块优选包括:第二滤波电阻,所述第二滤波电阻的一端连接所述第二运算放大器的反相输入端,所述第二滤波电阻的另一端连接所述第二运算放大器的输出端;和第二滤波电容,所述第二滤波电容与所述第二滤波电阻并联。
为保护元器件,提高电路稳定性,所述第一运算放大器的电源引脚设置有去耦电容。
与现有技术相比,本实用新型的优点和积极效果是:
通过上述多路基准电压生成电路,不同的转换器可以根据不同的需求得到多个精度的基准电压,整体仅采用一个外部基准源,减少了电子元器件的种类和数量,提高了多个ADC和DAC之间的匹配度。
结合附图阅读本实用新型的具体实施方式后,本实用新型的其他特点和优点将变得更加清楚。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1 为本实用新型所提供的多路基准电压生成电路一种具体实施例的电路图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下将结合附图和实施例,对本实用新型作进一步详细说明。
需要说明的是,在本实用新型的描述中,术语“上”、“下”、“左”、“右”、“竖”、“横”、“内”、“外”等指示的方向或位置关系的术语是基于附图所示的方向或位置关系,这仅仅是为了便于描述,而不是指示或暗示所述装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
针对现有技术中采用独立的片上基准为ADC或DAC阵列提供基准电压会增加物料的种类和数量且多个ADC和DAC之间的匹配度相对较差的问题,一种全新设计的多路基准电压生成电路如图1所示。这种多路基准电压生成电路采用一个外部基准直接驱动,控制供给每个ADC或者DAC不同精度的基准电压,因此从整体上具有较佳的灵活度和更高的精度。如图1所示,多路基准电压生成电路具体包括输入端VCC、第一运算放大器A3A和至少一个第二运算放大器A3B。在以下的说明书中,以应用于两路独立的转换器进行描述。本领域技术人员可以毫无疑义的理解,当系统需要为转换器提供更多路基准电压信号时,可以并联设置更多路的第二运算放大器A3B。在如图1所示的多路基准电压生成电路中,输入端VCC连接外部基准源。外部基准源提供标称的直流电压,直流电压通过第一运算放大器A3A和第二运算放大器A3B缓冲并按照不同精度供给至下游的转换器,转换器可以是模数(AD)转换器,也可以是数模(DA)转换器。
第一运算放大器A3A设计为跟随器。具体来说,第一运算放大器A3A的同相输入端连接输入端VCC,第一运算放大器A3A的反相输入端连接第一运算放大器A3A的输出端,第一运算放大器A3A的输出端连接一路转换器的参考电压输入端,在下游TP19端得到增益近似为1的基准电压,生成的转换器基准电压不受后级电路阻抗影响。第二运算放大器A3B设计为放大器,第二运算放大器A3B的同相输入端连接所述输入端VCC,第二运算放大器A3B的反相输入端分别连接第一分压电阻R61的第一端和第二分压电阻R60的第一端,第一分压电阻R61的第二端接地GND,第二分压电阻R60的第二端连接第二运算放大器A3B的输出端,第二运算放大器A3B的输出端连接另一路转换器的参考电压输入端,由于运算放大器的放大作用,在下游TP22端得到与TP19端增益不同的基准电压,从而可以改变电压精度。TP22端的基准电压可以通过调整第一分压电阻R61和第二分压电阻R60的阻值和容差实现。为提高电路的稳定性,保护元器件,并提高调节灵活性,在电路中还设置有反馈电阻R59,反馈电阻R59的第一端连接第二运算放大器A3B的反相输入端,反馈电阻R59的第二端连接第二运算放大器A3B的输出端,反馈电阻R59与第二分压电阻R60并联。一种可选的元器件参数可以设计为,第一分压电阻R61的阻值设定为20K,第二分压电阻R60的阻值设定为20K,反馈电阻R59的阻值设定为10K.
通过上述多路基准电压生成电路,不同的转换器可以根据不同的需求得到多个精度的基准电压,整体仅采用一个外部基准源,减少了电子元器件的种类和数量,提高了多个ADC和DAC之间的匹配度。
外部基准源可以由一颗电压参考芯片A4实现,如LM4040/4041系列,其可以提供2.500V、4.096V和5.000V三种参考电压。电压参考芯片A4中设置有一个寄生的肖特基二极管。肖特基二极管的阴极引脚连接输入端VCC,阳极引脚接地。优选的,肖特基二极管的阴极引脚通过限流电阻R58连接输入端VCC,限流电阻R58用来调节电路的负载电流和参考电流,进一步调节外部基准源的功率,当限流电阻R58发生变化时,电路的负载电流和加载电压参考芯片A4上的电压都会发生变化。当电源电压较小而要求负载电流较大时,可以将限流电阻R58设置的小一些;而当电源电压较大而要求负载电流较小时,可以将限流电阻R58设置的大一些;从而通过限流电阻R58调节电压参考芯片A4的功率。还可以通过并联电压参考模块提高外部基准源的输出功率,以满足矩阵设置的多个转换器的基准电压需求。肖特基二极管上还优选并联设置有旁路电容C28,起到滤波去耦的作用。
在如图1所示的多路基准电压生成电路中,基准电压的噪声和放大器的噪声滤除通过第一滤波模块和第二滤波模块实现。第一滤波模块的一端连接第一运算放大器A3A的反相输入端,第一滤波模块的另一端连接第一运算放大器A3A的输出端。第二滤波模块的一端连接第二运算放大器A3B的反相输入端,第二滤波模块的另一端连接第二运算放大器A3B的输出端。由于运放的缓冲作用,整个电路有较低的噪声和直流失调,因此,第一滤波模块和第二滤波模块均优选通过低通滤波器实现,具体来说,第一滤波模块包括第一滤波电阻R57和第一滤波电容C27。第一滤波电阻R57的一端连接第一运算放大器A3A的反相输入端,第一滤波电阻R57的另一端连接第一运算放大器A3A的输出端。第一滤波电容C27与第一滤波电阻R57并联。相应的,第二滤波模块包括第二滤波电阻R62和第二滤波电容C30,第二滤波电阻R62的一端连接第二运算放大器A3B的反相输入端,第二滤波电阻R62的另一端连接第二运算放大器A3B的输出端。第二滤波电容C30与第二滤波电阻R62并联。同样为了起到滤波去耦的作用,第一运算放大器A3A的电源引脚也优选设置有去耦电容(如图1中C22、C29所示)。
以上实施例仅用以说明本实用新型的技术方案,而非对其进行限制;尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的普通技术人员来说,依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应技术方案的本质脱离本实用新型所要求保护的技术方案的精神和范围。
Claims (10)
1.一种多路基准电压生成电路,其特征在于,包括:
输入端,所述输入端连接外部基准源;
第一运算放大器,所述第一运算放大器的同相输入端连接所述输入端,所述第一运算放大器的反相输入端连接所述第一运算放大器的输出端,所述第一运算放大器的输出端连接一路转换器的参考电压输入端;和
至少一个第二运算放大器,所述第二运算放大器的同相输入端连接所述输入端,所述第二运算放大器的反相输入端分别连接第一分压电阻的第一端和第二分压电阻的第一端,所述第一分压电阻的第二端接地,所述第二分压电阻的第二端连接所述第二运算放大器的输出端;所述第二运算放大器的输出端连接另一路转换器的参考电压输入端。
2.根据权利要求1所述的多路基准电压生成电路,其特征在于,还包括:
反馈电阻,所述反馈电阻的第一端连接所述第二运算放大器的反相输入端,所述反馈电阻的第二端连接所述第二运算放大器的输出端;
所述反馈电阻与所述第二分压电阻并联。
3.根据权利要求2所述的多路基准电压生成电路,其特征在于:
还包括:
外部基准源为电压参考芯片,所述电压参考芯片包括:
肖特基二极管,所述肖特基二极管的阴极引脚连接所述输入端,所述肖特基二极管的阳极引脚接地。
4.根据权利要求3所述的多路基准电压生成电路,其特征在于:
还包括:
限流电阻,所述肖特基二极管的阴极引脚通过所述限流电阻连接所述输入端。
5.根据权利要求4所述的多路基准电压生成电路,其特征在于:
还包括:
旁路电容,所述旁路电容与所述肖特基二极管并联。
6.根据权利要求5所述的多路基准电压生成电路,其特征在于:
还包括第一滤波模块,所述第一滤波模块的一端连接所述第一运算放大器的反相输入端,所述第一滤波模块的另一端连接所述第一运算放大器的输出端。
7.根据权利要求6所述的多路基准电压生成电路,其特征在于:
还包括第二滤波模块,所述第二滤波模块的一端连接所述第二运算放大器的反相输入端,所述第二滤波模块的另一端连接所述第二运算放大器的输出端。
8.根据权利要求7所述的多路基准电压生成电路,其特征在于:
所述第一滤波模块包括:
第一滤波电阻,所述第一滤波电阻的一端连接所述第一运算放大器的反相输入端,所述第一滤波电阻的另一端连接所述第一运算放大器的输出端;和
第一滤波电容,所述第一滤波电容与所述第一滤波电阻并联。
9.根据权利要求7所述的多路基准电压生成电路,其特征在于:
所述第二滤波模块包括:
第二滤波电阻,所述第二滤波电阻的一端连接所述第二运算放大器的反相输入端,所述第二滤波电阻的另一端连接所述第二运算放大器的输出端;和
第二滤波电容,所述第二滤波电容与所述第二滤波电阻并联。
10.根据权利要求8或9所述的多路基准电压生成电路,其特征在于:
所述第一运算放大器的电源引脚设置有去耦电容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020520418.6U CN211506287U (zh) | 2020-04-10 | 2020-04-10 | 一种多路基准电压生成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020520418.6U CN211506287U (zh) | 2020-04-10 | 2020-04-10 | 一种多路基准电压生成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211506287U true CN211506287U (zh) | 2020-09-15 |
Family
ID=72403981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020520418.6U Active CN211506287U (zh) | 2020-04-10 | 2020-04-10 | 一种多路基准电压生成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211506287U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114637361A (zh) * | 2020-12-16 | 2022-06-17 | 圣邦微电子(北京)股份有限公司 | 一种恒温并联电压基准源 |
-
2020
- 2020-04-10 CN CN202020520418.6U patent/CN211506287U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114637361A (zh) * | 2020-12-16 | 2022-06-17 | 圣邦微电子(北京)股份有限公司 | 一种恒温并联电压基准源 |
CN114637361B (zh) * | 2020-12-16 | 2024-03-26 | 圣邦微电子(北京)股份有限公司 | 一种恒温并联电压基准源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2024850C (en) | Amplifying with directly coupled, cascaded amplifiers | |
US20110254718A1 (en) | Integrator and delta-sigma modulator including the same | |
US7279960B1 (en) | Reference voltage generation using compensation current method | |
CN109564249B (zh) | 电流感测放大器架构和电平移位器 | |
CN211506287U (zh) | 一种多路基准电压生成电路 | |
US5872469A (en) | Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge | |
CN114070055A (zh) | 具快速瞬时响应的电源转换器 | |
CN108733118B (zh) | 一种高电源抑制比快速响应ldo | |
US8169259B2 (en) | Active filter, delta-sigma modulator, and system | |
CN110535333B (zh) | 开关电源输出并联均流控制电路及开关电源系统 | |
US20230208374A1 (en) | Current feedback amplifier | |
US11476859B1 (en) | Compensated digital-to-analog converter (DAC) | |
CN116388763B (zh) | 一种兼容电压/电流输出的dac | |
CN114448422A (zh) | 输出级电路 | |
US6054886A (en) | Reference buffer technique for high speed switched capacitor circuits | |
US5757234A (en) | Feedforwrd differential amplifier | |
US20080029846A1 (en) | Semiconductor Device | |
US11658629B2 (en) | Amplifier circuit | |
US8941414B2 (en) | Track-and-hold circuit with low distortion | |
US8009824B2 (en) | Line driver with active termination | |
WO2010057900A1 (en) | Analog-to-digital conversion device, preferably for mobile telephony | |
CN112684842A (zh) | 电流输出电路及电流输出装置 | |
JP2003198279A (ja) | モニタ回路および光受信器 | |
CN114142861B (zh) | 一种积分累积存储电路 | |
US10663997B2 (en) | Electronic device circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |