CN211428095U - 倍压储能电路和继电器拉闸储能电路 - Google Patents

Abstract

本实用新型提供了一种倍压储能电路和继电器拉闸储能电路，涉及电源电路的技术领域，包括DCDC电源模块和倍压模块，所述DCDC电源模块包括DCDC芯片，所述DCDC芯片上设有SW引脚，所述SW引脚与所述倍压模块连接。本实用新型采用纯硬件实现倍压，占用资源少，结构简单，成本低廉。

Description

倍压储能电路和继电器拉闸储能电路

技术领域

本实用新型涉及电源电路技术领域，尤其是涉及一种倍压储能电路和继电器拉闸储能电路。

背景技术

在常用的倍压电路中，抬高电容的负极电压，以达到提高输出电压，最后完成倍压或多倍压。目前，常用的设计为采用变压器或单片机控制芯片(下称MCU)实现倍压，使用变压器具有体积大，布板面积大，同时成本较高的缺点；使用MCU具有成本低的优点，但需占用MCU的PWM口，在低成本设计，增加了大单片机资源要求，若MCU没有特殊的PWM口，使用定时器输出PWM，必然会占用更多的MCU资源。

实用新型内容

本实用新型的目的在于提供一种倍压储能电路和继电器拉闸储能电路，采用纯硬件实现倍压，占用资源少，结构简单，成本低廉。

第一方面，实施例提供一种倍压储能电路，包括DCDC电源模块和倍压模块，所述DCDC电源模块包括DCDC芯片，所述DCDC芯片上设有SW引脚，所述SW引脚与所述倍压模块连接。

在可选的实施方式中，所述DCDC电源模块还包括反馈模块，所述DCDC芯片上还设有FB引脚，所述SW引脚和FB引脚之间连接反馈模块。

在可选的实施方式中，所述DCDC芯片上还设有GND引脚，所述GND引脚和SW引脚之间还连接有第二二极管。

在可选的实施方式中，所述的倍压模块包括第二电容、第一二极管、开关二极管、第一电阻和第三电容；

所述第二电容的一端与SW引脚相连；所述第二电容的另一端分别连接开关二极管的阴极和第一二极管的阳极；

开关二极管的阳极接电源，第一二极管的阴极与第一电阻的第一端相连；

所述第三电容的第一端与所述第一电阻的第二端相连，所述第三电容的第二端接地。

在可选的实施方式中，所述反馈模块包括第一电感、第二电阻、第三电阻和第四电容；

所述第一电感的第一端与所述SW引脚相连，所述第一电感的第二端与第二电阻的第一端连接；

第二电阻的第二端与第三电阻的第一端均连接FB引脚，第三电阻的第二端接地；

第四电容的第一端与第一电感的第二端相连，第四电容的第二端接地。

在可选的实施方式中，所述第二电容的容值为0.01微法～1微法。

在可选的实施方式中，还包括自举电容模块，所述DCDC芯片上还设有CB引脚，所述SW引脚和所述CB引脚之间连接有自举电容模块。

在可选的实施方式中，所述第一电阻的阻值为100Ω～10KΩ。

第二方面，实施例提供一种继电器拉闸储能电路，包括前述实施例任意一项所述的倍压储能电路和继电器驱动电路，所述倍压储能电路与所述继电器驱动电路相连。

在可选的实施方式中，倍压储能电路中的第三电容和所述继电器驱动电路并联。

本实用新型提供的倍压储能电路和继电器拉闸储能电路，由于采用DCDC电源产生PWM波，即使用纯硬件来实现倍压，而无需单片机产生PWM波，也无需使用变压器换相；因此，本实用新型的倍压储能电路占用资源少、成本低廉、电路结构简单、性能可靠。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的变压器倍压电路；

图2为现有的MCU倍压电路；

图3为本实用新型实施例提供的倍压储能电路的系统原理图；

图4为本实用新型实施例提供的倍压储能电路的原理图；

图5为本实用新型实施例提供的继电器拉闸储能电路的原理图。

图标：10-DCDC电源模块；20-倍压模块；30-继电器驱动电路。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要说明的是，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

下面结合附图，对本实用新型的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

参照图1，现有的变压器倍压电路中，负半周时，即使A为负、B为正式，D1导通、D2截至，电源经D1向电容器C1充电，在理想情况下，充电的电流经D1向C1充电，这时C1左负右正，最终充电到V；正半周时，即A为正、B为负是，D2截止、D2导通，电源经C1、D1向D2充电，由于C1在经过负半周期充电后电压为V1,这样C1的V1加上变压电压，即到D2正极与B点之间电压为2V,忽略D2压差，则C2最终的充电电压为2V,这就利用变压器实现了倍压的目的。

参照图2，采用MCU中IO驱动，输出PWM波形实现倍压；如图所示，使用支持PWM口(不占用MCU较多资源)，输出一定频率的PWM波形，控制V1的导通与关断，当V1导通时，C4左负右正，VAA通过VAV99后向C4充电，当V1关断时，R4向C4充电，那么C4两端电压为2倍VAA，这就是实现了倍压的目的。

上述方案中，第一个方案需使用变压器，体积大，布板面积大，同时成本较高。第二个方案具有成本低，但需占用MCU PWM口，在低成本设计，增加了大单片机资源要求,若MCU没有特殊的PWM口，使用定时器输出PWM,必然会占用更多的MCU资源。

基于此，本实用新型提供一种倍压储能电路和继电器拉闸储能电路，采用纯硬件实现倍压，占用资源少，结构简单，成本低廉。下面通过附图对本实用新型进行详细介绍。

参照图3，本实施例提供一种倍压储能电路，包括DCDC电源模块10和倍压模块20，DCDC电源模块10包括DCDC芯片，DCDC芯片上设有SW引脚，SW引脚与倍压模块20连接。

具体的，本实施例采用DCDC电源模块10的SW引脚为芯片内部开关输出，DCDC电源模块10为直流变压芯片，芯片内部通过采集VOUT的反馈信号，及FB脚波形，根据芯片设计的逻辑，按反馈信号的大小输出一定的PWM波形，以达到稳定的VOUT波形。

本实施例利用DCDC产生PWM电路的特点，有效利用DCDC中PWM波形，当芯片中开关关断时，倍压模块20靠自身电源向充电电容充电，当当芯片中开关导通时，SW脚直接向充电电容充电，从而达到充电电容倍压的目的。

本实施例采用纯硬件实现倍压，占用资源少，结构简单，成本低廉。

可选地，参照图4，所述DCDC电源模块还包括反馈模块，所述DCDC芯片上还设有FB引脚，所述SW引脚和FB引脚之间连接反馈模块。

具体地，反馈模块为常用的BUCK电路拓扑结构，电路使用SW口为芯片内部开关输出，芯片内部通过采集VOUT的反馈信号，及FB脚波形，根据芯片设计的算法，按反馈信号的大小输出一定的PWM波形，以达到稳定的VOUT波形。可选的，参照图4，DCDC芯片上还设有GND引脚，当所述DCDC芯片为异步芯片时，GND引脚和SW引脚之间还连接有第二二极管。

具体地，参照图4，第二二极管为VD2。当DCDC芯片为异步芯片时，VD2必须设置；当DCDC芯片为同步芯片时，第二二极管VD2无需设置。本实施例中的DCDC异步芯片可以选用：MP2451、LV2842或BD9677等等；DCDC同步芯片可以选用MP2457、LV3842等等。

可选的，的倍压模块20包括第二电容、第一二极管、开关二极管、第一电阻和第三电容；

第二电容的一端与SW引脚相连；第二电容的另一端分别连接开关二极管的阴极和第一二极管的阳极；

开关二极管的阳极接电源，第一二极管的阴极与第一电阻的第一端相连；

第三电容的第一端与第一电阻的第二端相连，第三电容的第二端接地。

具体地，参照图4，第二电容C2的一端与SW引脚相连；第二电容C2的另一端分别连接开关二极管BAV99的阴极和第一二极管VD1的阳极；

开关二极管BAV99的阳极接电源VAA，第一二极管VD1的阴极与第一电阻R1的第一端相连；

第三电容C3的第一端与第一电阻R1的第二端相连，第三电容C3的第二端接地。

当DCDC芯片中开关关断时，VD2为负电平，VAA经过BAV99向C2充电，C1电压左负右正。当芯片中开关导通时，SW脚直接向C2充电，在这个情况下C2两端电压达到2VAA,达到备压的目的。

当前电路成本低，供电能力弱，可用于储能电路中，可应用到仪表中磁保持继电器拉闸等相关储能电路中。

可选地，反馈模块包括第一电感、第二电阻、第三电阻和第四电容；

第一电感的第一端与SW引脚相连，第一电感的第二端与第二电阻的第一端连接；

第二电阻的第二端与第三电阻的第一端均连接FB引脚，第三电阻的第二端接地；

第四电容的第一端与第一电感的第二端相连，第四电容的第二端接地。

具体地，反馈模块包括第一电感L1、第二电阻R2、第三电阻R3和第四电容C4；

第一电感L1的第一端与SW引脚相连，第一电感L1的第二端与第二电阻R2的第一端连接；

第二电阻R2的第二端与第三电阻R3的第一端均连接FB引脚，第三电阻R3的第二端接地；

第四电容C4的第一端与第一电感L1的第二端相连，第四电容C4的第二端接地。

可选地，第二电容的容值为0.01微法～1微法。

优选地，第二电容C1的容值为0.1微法，耐压50V。

可选地，还包括自举电容模块，所述DCDC芯片上还设有CB引脚，所述SW引脚和所述CB引脚之间连接有自举电容模块。

具体地，本实施例中自举电容模块为C2。

可选地，第一电阻的阻值为100Ω～10KΩ。

优选地，第一电阻R1的阻值为510Ω，阻值的误差范围为1％。

本实施例的原理时，本实施例不需要使用MCU产生PWM信号，直接利用常用的DCDC电路中开关信号来代替PWM信号，从而达到升压的目的。

本实施为纯硬件电路，与程序无关，能够避免程序问题带来电路不稳定，实际应用更加可靠。

参照图5，本实施例提供一种继电器拉闸储能电路，包括上述实施例的倍压储能电路和继电器驱动电路30，倍压储能电路与继电器驱动电路30相连。

具体地，本实施例将上述实施例中的倍压储能电路应用在继电器拉闸储能电路中，具体应用时，倍压储能电路输入低压，经倍压储能电路倍压后存储在第三电容C3中，采用第三电容C3为继电器驱动电路30供电。

可选地，倍压储能电路中的第三电容和所述继电器驱动电路30并联。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种倍压储能电路，其特征在于，包括DCDC电源模块和倍压模块，所述DCDC电源模块包括DCDC芯片，所述DCDC芯片上设有SW引脚，所述SW引脚与所述倍压模块连接。

2.根据权利要求1所述的倍压储能电路，其特征在于，所述DCDC电源模块还包括反馈模块，所述DCDC芯片上还设有FB引脚，所述SW引脚和FB引脚之间连接反馈模块。

3.根据权利要求2所述的倍压储能电路，其特征在于，所述DCDC芯片上还设有GND引脚，当所述DCDC芯片为异步芯片时，所述GND引脚和SW引脚之间还连接有第二二极管。

4.根据权利要求2所述的倍压储能电路，其特征在于，所述的倍压模块包括第二电容、第一二极管、开关二极管、第一电阻和第三电容；

所述第二电容的一端与SW引脚相连；所述第二电容的另一端分别连接开关二极管的阴极和第一二极管的阳极；

开关二极管的阳极接电源，第一二极管的阴极与第一电阻的第一端相连；

所述第三电容的第一端与所述第一电阻的第二端相连，所述第三电容的第二端接地。

5.根据权利要求2所述的倍压储能电路，其特征在于，所述反馈模块包括第一电感、第二电阻、第三电阻和第四电容；

所述第一电感的第一端与所述SW引脚相连，所述第一电感的第二端与第二电阻的第一端连接；

第二电阻的第二端与第三电阻的第一端均连接FB引脚，第三电阻的第二端接地；

第四电容的第一端与第一电感的第二端相连，第四电容的第二端接地。

6.根据权利要求4所述的倍压储能电路，其特征在于，所述第二电容的容值为0.01微法～1微法。

7.根据权利要求2所述的倍压储能电路，其特征在于，还包括自举电容模块，所述DCDC芯片上还设有CB引脚，所述SW引脚和所述CB引脚之间连接有自举电容模块。

8.根据权利要求4所述的倍压储能电路，其特征在于，所述第一电阻的阻值为100Ω～10KΩ。

9.一种继电器拉闸储能电路，其特征在于，包括权利要求1-7任意一项所述的倍压储能电路和继电器驱动电路，所述倍压储能电路与所述继电器驱动电路相连。

10.根据权利要求9所述的继电器拉闸储能电路，其特征在于，倍压储能电路中的第三电容和所述继电器驱动电路并联。

Images