CN211238253U - 一种阵列基板、显示面板和显示装置 - Google Patents
一种阵列基板、显示面板和显示装置 Download PDFInfo
- Publication number
- CN211238253U CN211238253U CN201922314829.XU CN201922314829U CN211238253U CN 211238253 U CN211238253 U CN 211238253U CN 201922314829 U CN201922314829 U CN 201922314829U CN 211238253 U CN211238253 U CN 211238253U
- Authority
- CN
- China
- Prior art keywords
- clock signal
- layer
- gate array
- gate
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型实施例提供了一种阵列基板、显示面板和显示装置，包括衬底；层叠设置在衬底上的栅电极层、栅绝缘层、漏源金属层和钝化层，其中，栅电极层靠近衬底设置；栅电极层上设置多个时钟信号线；漏源金属层上设置有多个门阵列驱动连接线；钝化层上设置有多个贯穿至栅电极层的第一过孔和多个贯穿至漏源金属层的第二过孔；钝化层、第一过孔、第二过孔上均设置有导电膜层；各时钟信号线均通过导电膜层与对应的门阵列驱动连接线一一对应耦接；各门阵列驱动连接线在多个时钟信号线上均具有投影，且各门阵列驱动连接线在多个时钟信号线上的投影面积均相同。本实用新型实施例能够使各个时钟信号线与阵列连接线之间的电容相同，避免GOA产生横纹不良。
Description
技术领域
本实用新型涉及液晶显示技术领域，特别是涉及一种阵列基板、显示面板和显示装置。
背景技术
液晶显示技术已经成为目前显示的主流技术，其中TFT-LCD(Thin FilmTransistor Liquid Crystal Display，薄膜晶体管液晶显示器)具有体积小、功耗低、无辐射、显示分辨率高等特点已经被大量普及并成为主流产品。
目前，TFT-LCD大多使用GOA(Gate Driving On Array)，GOA相比于传统的COG(Chip On Glass)、COF(Chip On Film)，不但可以使边框变窄，还能节省Gate(栅电极)侧Driver(驱动)，节省成本，所以已经被广大面板厂使用。
但目前在GOA产品中，由于各个CLK(时钟信号)负载不具有均一性，容易产生横纹。
实用新型内容
本实用新型提供一种阵列基板、显示面板和显示装置，能够在一定程度上解决上述技术问题。
本实用新型公开了一种阵列基板，包括衬底；层叠设置在所述衬底上的栅电极层、栅绝缘层、漏源金属层和钝化层，其中，所述栅电极层靠近所述衬底设置；
所述栅电极层上设置多个时钟信号线；
所述漏源金属层上设置有多个门阵列驱动连接线；
所述钝化层上设置有多个贯穿至所述栅电极层的第一过孔和多个贯穿至所述漏源金属层的第二过孔；
所述钝化层、第一过孔、第二过孔上均设置有导电膜层；
各所述时钟信号线均通过所述导电膜层与对应的门阵列驱动连接线一一对应耦接；
各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同。
可选地，所述栅绝缘层包括第一区域和第二区域；
所述栅绝缘层的第一区域设置有所述漏源金属层；
所述栅绝缘层的第二区域以及所述漏源金属层上设置有所述钝化层。
可选地，所述导电膜层为氧化铟锡层。
可选地，其特征在于，所述第一过孔与所述时钟信号线的个数相同，且所述第一过孔与所述时钟信号线一一对应设置；
所述第二过孔与所述门阵列驱动连接线的个数相同，且所述第二过孔与所述门阵列驱动连接线一一对应设置。
可选地，各所述第一过孔在所述栅电极层的投影位于对应的所述时钟信号线内；
各所述第二过孔在所述漏源金属层的投影位于对应的所述门阵列驱动连接线内。
可选地，各所述门阵列驱动连接线均包括第一部分和第二部分；
所述门阵列驱动连接线的第一部分与对应的所述第二过孔在所述漏源金属层的投影相重叠；
所述第一部分的线宽大于第二部分的线宽。
可选地，所述多个时钟信号线的宽度相同；
所述多个门阵列驱动连接线的宽度相同。
可选地，所述多个时钟信号线均具有镂空区域；
各所述镂空区域均设置在各所述门阵列驱动连接线在所述多个时钟信号线的投影位置。
本实用新型还公开了一种显示面板，所述显示面板包括所述的阵列基板以及门阵列驱动器；
所述阵列基板上的所述多个门阵列驱动连接线与所述门阵列驱动器耦接。
本实用新型还公开了一种显示装置，所述显示装置包括所述的显示面板。
本实用新型至少包括以下优点：
本实用新型实施例中，设置各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同，能够使各个时钟信号线与所述阵列连接线之间的电容相同，从而使各个时钟信号线的负载具有均一性，进而避免所述GOA产生横纹不良。
附图说明
图1示出了现有技术中的一种CLK走线示意图；
图2示出了本实用新型实施例的一种阵列基板示意图；
图3示出了本实用新型实施例的一种时钟信号线示意图；
图4示出了本实用新型实施例的另一种阵列基板示意图；
图5示出了本实用新型实施例的另一种时钟信号线示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参照图1，为现有技术中的CLK走线示意图，其中，101、102、103、104和10n为不同的CLK走线，201、202、203和204为与一端所述CLK走线相连接，另一端与GOA相连接的连接线。以4CLK产品为例，可以看出，CLK1 104需要跨过CLK2/3/4(102、103、104)进入GOA内部，CLK2103需要跨过CLK3/4(102、101)进入GOA内部，CLK3 103需要跨过CLK4 104进入GOA内部，这样的设计会使CLK1/2/3/4电容并不相同，从而使GOA发生横纹不良，例如：49FHD(40吋FullHigh Definition，49吋全高清)产品就是这样的设计，且已经发生过横纹不良。
基于此，本实用新型实施例中，公开了一种阵列基板，包括衬底；层叠设置在所述衬底上的栅电极层、栅绝缘层、漏源金属层和钝化层，其中，所述栅电极层靠近所述衬底设置；所述栅电极层上设置多个时钟信号线；所述漏源金属层上设置有多个门阵列驱动连接线；所述钝化层上设置有多个贯穿至所述栅电极层的第一过孔和多个贯穿至所述漏源金属层的第二过孔；所述钝化层、第一过孔、第二过孔上均设置有导电膜层；各所述时钟信号线均通过所述导电膜层与对应的门阵列驱动连接线一一对应耦接；各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同。
本发明实施例中，参照图2，示出了一种阵列基板，所述阵列基板包括衬底301；层叠设置在所述衬底上的栅电极层302、栅绝缘层303、漏源金属层304和钝化层305，其中，所述栅电极层302靠近所述衬底301设置。所述衬底301可以为玻璃衬底，所述钝化层305上设置有多个贯穿至所述栅电极层的第一过孔307和多个贯穿至所述漏源金属层304的第二过孔308；所述钝化层305、第一过孔307、第二过孔308上均设置有导电膜层306；所述栅电极层302上设置多个时钟信号线；所述漏源金属层304上设置有多个门阵列驱动连接线；各所述时钟信号线均通过所述导电膜层306与对应的门阵列驱动连接线一一对应耦接；各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同。本实用新型实施例中，设置各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同，能够使各个时钟信号线与所述阵列连接线之间的电容相同，从而使各个时钟信号线的负载具有均一性，进而避免所述GOA产生横纹不良。
作为一种具体的示例，参照图3，为本实用新型实施例中的时钟信号线示意图，其中，401、402、403、404和40n为不同的时钟信号线，501、502、503和504为与一端所述对应时钟信号线相连接，另一端与GOA相连接的门阵列驱动连接线。可以看出，各门阵列驱动连接线在时钟信号线401、402、403、404均有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上401、402、403、404的投影面积均相同，从而能够使各个时钟信号线与所述阵列连接线之间的电容相同，从而使各个时钟信号线的负载具有均一性，进而避免所述GOA产生横纹不良。目前已经在B8 55UHD Dual Gate、55UHD Single Gate产品上使用。
可选地，所述栅绝缘层包括第一区域和第二区域；
所述栅绝缘层的第一区域设置有所述漏源金属层；
所述栅绝缘层的第二区域以及所述漏源金属层上设置有所述钝化层。
本实用新型实施例中，参照图4，所述栅极绝缘层包括第一区域3032和第二区域3031，所述栅绝缘层的第一区域3032设置有所述漏源金属层304；所述栅绝缘层的第二区域3031以及所述漏源金属层304上设置有所述钝化层305。其中，所述栅极绝缘层的第一区域3032用于隔离栅电极层302和漏源金属层304，所述钝化层305为由绝缘材料制成，起保护和隔离作用。本实用新型实施例将所述栅绝缘层设置为第一区域3032和第二区域3031两部分，是为了对该阵列基板的不同膜层之间起到隔离和保护作用。
可选地，所述导电膜层为氧化铟锡层。
本实用新型实时例中，所述氧化铟锡具有透光性和很强的导电性，故在阵列基板中，需要连通两部分结构或走线时，可以选择氧化铟锡。可以理解，如果其他材料也能够实现上述功能，本实用新型中的导电膜层也可采用其它材料的膜层，对此，本实用新型实施例不做限定。
可选地，所述第一过孔与所述时钟信号线的个数相同，且所述第一过孔与所述时钟信号线一一对应设置；所述第二过孔与所述门阵列驱动连接线的个数相同，且所述第二过孔与所述门阵列驱动连接线一一对应设置。
本实用新型实施例中，由于每个所述时钟信号线均通过一个第一过孔和一个第二过孔与一个门阵列驱动连接线相耦接，故设定所述第一过孔的数量与所述时钟信号的个数相同，且所述第一过孔与所述时钟信号线一一对应设置，以使在所述第一过孔中设置导电膜层后，所述时钟信号线能够与所述导电膜层实现耦接；同样的，所述第二过孔的数量与所述门阵列驱动连接线的数量相同，且所述第二过孔与所述门阵列驱动连接线一一对应设置，以使在所述第二过孔中设置导电膜层后，所述门阵列驱动连接线能够与所述导电膜层实现耦接，从而使所述时钟信号线与所述门阵列驱动连接线实现耦接。
可选地，各所述第一过孔在所述栅电极层的投影位于对应的所述时钟信号线内；各所述第二过孔在所述漏源金属层的投影位于对应的所述门阵列驱动连接线内。
本实用新型实施例中，各所述第一过孔在所述栅电极层的投影位于对应的所述时钟信号线内，以及各所述第二过孔在所述漏源金属层的投影位于对应的所述门阵列驱动连接线内，能够使在所述第一过孔和第二过孔中设置导电膜层后，所述时钟信号线能够与所述门阵列驱动连接线实现更稳定的耦接。
可选地，参照图5，各所述门阵列驱动连接线均包括第一部分(5012,5022,5032,5042)和第二部分(5011,5021,5031,5041)；所述门阵列驱动连接线的第一部分与对应的所述第二过孔在所述漏源金属层的投影相重叠；所述第一部分的线宽大于第二部分的线宽。
本实用新型实施例中，所述门阵列驱动连接线的第一部分(5012,5022,5032,5042)用于和时钟信号线(404,403,402,401)耦接，故设置的宽一些，可以实现连接的可靠性，所述门阵列驱动连接线第二部分(5011,5021,5031,5041)用于和所述时钟信号线交叠设置，使他们之间的电容相同，考虑到节省材料，可以将所述门阵列驱动连接线第二部分设置的窄一些。可以理解的，如果不考虑节省材料，可以将所述门阵列驱动连接线第二部分与第一部分设置为相同的宽度，本实用新型实施例对此不作限定。
可选地，所述多个时钟信号线的宽度相同；所述多个门阵列驱动连接线的宽度相同。
本实用新型实施例中，为了简化制作工艺，和为了使所述多个时钟信号线与所述多个门阵列驱动连接线之间的电容相同，将所述多个时钟信号线的宽度设置为相同；将所述多个门阵列驱动连接线的宽度设置为相同。可以理解，如果不考虑制作工艺的难度，可以设置所述多个时钟信号线的宽度不相同；所述多个门阵列驱动连接线的宽度不相同，只要能够时所述多个时钟信号线与所述多个门阵列驱动连接线之间的电容相同就行，本实用新型实施例对此不作限定。
可选地，所述多个时钟信号线均具有镂空区域；各所述镂空区域均设置在各所述门阵列驱动连接线在所述多个时钟信号线的投影位置。
本实用新型实施例中，为了减小负载，在各所述门阵列驱动连接线在所述多个时钟信号线的投影位置处均设置镂空区域。
本实用新型实施例中，设置各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同，能够使各个时钟信号线与所述阵列连接线之间的电容相同，从而使各个时钟信号线的负载具有均一性，进而避免所述GOA产生横纹不良。
本实用新型还公开了一种显示面板，所述显示面板包括所述的阵列基板以及门阵列驱动器；所述阵列基板上的所述多个门阵列驱动连接线与所述门阵列驱动器耦接。
本实用新型实施例中，由于所述显示面板包括所述阵列基板，所述阵列基板设置各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同，能够使各个时钟信号线与所述阵列连接线之间的电容相同，从而使各个时钟信号线的负载具有均一性，进而避免所述GOA产生横纹不良。
本实用新型还公开了一种显示装置，所述显示装置包括所述的显示面板。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本实用新型所提供的一种阵列基板，显示面板和显示装置，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括衬底；层叠设置在所述衬底上的栅电极层、栅绝缘层、漏源金属层和钝化层，其中，所述栅电极层靠近所述衬底设置；
所述栅电极层上设置有多个时钟信号线；
所述漏源金属层上设置有多个门阵列驱动连接线；
所述钝化层上设置有多个贯穿至所述栅电极层的第一过孔和多个贯穿至所述漏源金属层的第二过孔；
所述钝化层、第一过孔、第二过孔上均设置有导电膜层；
各所述时钟信号线均通过所述导电膜层与对应的门阵列驱动连接线一一对应耦接；
各所述门阵列驱动连接线在所述多个时钟信号线上均具有投影，且各所述门阵列驱动连接线在所述多个时钟信号线上的投影面积均相同。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅绝缘层包括第一区域和第二区域；
所述栅绝缘层的第一区域设置有所述漏源金属层；
所述栅绝缘层的第二区域以及所述漏源金属层上设置有所述钝化层。
3.根据权利要求2所述的阵列基板，其特征在于，所述导电膜层为氧化铟锡层。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔与所述时钟信号线的个数相同，且所述第一过孔与所述时钟信号线一一对应设置；
所述第二过孔与所述门阵列驱动连接线的个数相同，且所述第二过孔与所述门阵列驱动连接线一一对应设置。
5.根据权利要求4所述的阵列基板，其特征在于，各所述第一过孔在所述栅电极层的投影位于对应的所述时钟信号线内；
各所述第二过孔在所述漏源金属层的投影位于对应的所述门阵列驱动连接线内。
6.根据权利要求5所述的阵列基板，其特征在于，各所述门阵列驱动连接线均包括第一部分和第二部分；
所述门阵列驱动连接线的第一部分与对应的所述第二过孔在所述漏源金属层的投影相重叠；
所述第一部分的线宽大于第二部分的线宽。
7.根据权利要求1所述的阵列基板，其特征在于，所述多个时钟信号线的宽度相同；
所述多个门阵列驱动连接线的宽度相同。
8.根据权利要求1所述的阵列基板，其特征在于，所述多个时钟信号线均具有镂空区域；
各所述镂空区域均设置在各所述门阵列驱动连接线在所述多个时钟信号线的投影位置。
9.一种显示面板，其特征在于，所述显示面板包括权利要求1-8任一所述的阵列基板以及门阵列驱动器；
所述阵列基板上的所述多个门阵列驱动连接线与所述门阵列驱动器耦接。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922314829.XU CN211238253U (zh) | 2019-12-20 | 2019-12-20 | 一种阵列基板、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922314829.XU CN211238253U (zh) | 2019-12-20 | 2019-12-20 | 一种阵列基板、显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211238253U true CN211238253U (zh) | 2020-08-11 |
Family
ID=71920947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922314829.XU Active CN211238253U (zh) | 2019-12-20 | 2019-12-20 | 一种阵列基板、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211238253U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114002885A (zh) * | 2021-10-29 | 2022-02-01 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及显示装置 |
| WO2022088079A1 (zh) * | 2020-10-30 | 2022-05-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| WO2023137797A1 (zh) * | 2022-01-20 | 2023-07-27 | 惠州华星光电显示有限公司 | 显示面板及显示装置 |
| WO2023202089A1 (zh) * | 2022-04-21 | 2023-10-26 | 绵阳惠科光电科技有限公司 | 显示面板及显示屏 |
-
2019
- 2019-12-20 CN CN201922314829.XU patent/CN211238253U/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022088079A1 (zh) * | 2020-10-30 | 2022-05-05 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN115210802A (zh) * | 2020-10-30 | 2022-10-18 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| US11823640B2 (en) | 2020-10-30 | 2023-11-21 | Beijing Boe Display Technology Co., Ltd. | Display substrate and display device |
| CN114002885A (zh) * | 2021-10-29 | 2022-02-01 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及显示装置 |
| CN114002885B (zh) * | 2021-10-29 | 2023-08-08 | 合肥鑫晟光电科技有限公司 | 阵列基板、显示面板及显示装置 |
| WO2023137797A1 (zh) * | 2022-01-20 | 2023-07-27 | 惠州华星光电显示有限公司 | 显示面板及显示装置 |
| WO2023202089A1 (zh) * | 2022-04-21 | 2023-10-26 | 绵阳惠科光电科技有限公司 | 显示面板及显示屏 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN211238253U (zh) | 一种阵列基板、显示面板和显示装置 | |
| CN108182921B (zh) | 一种阵列基板、显示面板与显示装置 | |
| CN107742481B (zh) | 一种异形显示面板及显示装置 | |
| US10198104B2 (en) | Advanced super dimension switch array substrate and method for manufacturing the same, display device | |
| KR100361626B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| TW511062B (en) | Liquid crystal display | |
| US20050275609A1 (en) | Driving apparatus for display device and display panel thereof | |
| CN108445684A (zh) | 阵列基板、显示面板与显示装置 | |
| CN102253507A (zh) | 芯片扇出设计、其形成方法及使用所述设计的液晶显示器 | |
| CN104698711A (zh) | 一种阵列基板、显示面板及电子设备 | |
| TW457384B (en) | Electrode structure for a wide viewing angle liquid crystal display | |
| US9401122B2 (en) | Display panel | |
| US11928273B2 (en) | Array substrate and display device | |
| US20210242244A1 (en) | Array substrate, display panel and display device | |
| CN110568686A (zh) | 阵列基板及显示面板 | |
| WO2021072865A1 (zh) | 一种显示面板 | |
| CN104733478A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104483768A (zh) | 显示面板及其制作方法以及显示装置 | |
| JPH1124095A (ja) | 液晶表示装置 | |
| CN101206356B (zh) | 液晶显示面板 | |
| CN213149729U (zh) | 一种触控屏结构 | |
| WO2020073561A1 (zh) | 一种走线结构及液晶面板 | |
| WO2019056521A1 (zh) | 阵列基板、显示面板及像素修补方法 | |
| KR20160067296A (ko) | 표시장치 | |
| US20140204327A1 (en) | Display panel and manufacturing method thereof, display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |