CN211112316U - 一种晶片承载盘 - Google Patents

一种晶片承载盘 Download PDF

Info

Publication number
CN211112316U
CN211112316U CN201921662468.1U CN201921662468U CN211112316U CN 211112316 U CN211112316 U CN 211112316U CN 201921662468 U CN201921662468 U CN 201921662468U CN 211112316 U CN211112316 U CN 211112316U
Authority
CN
China
Prior art keywords
wafer
wall
present application
groove
wafer carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921662468.1U
Other languages
English (en)
Inventor
刘慰华
刘凯
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jingzhan Semiconductor Co ltd
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Priority to CN201921662468.1U priority Critical patent/CN211112316U/zh
Application granted granted Critical
Publication of CN211112316U publication Critical patent/CN211112316U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请提供了晶片承载盘,涉及半导体制造领域。所述晶片承载盘包括至少一个凹槽,该凹槽包括第一内壁;第二内壁,设于相邻两个所述第一内壁之间;以及片托,设置于所述第二内壁处。本申请中的晶片承载盘可解决晶片2中心区域和边缘区域受热不均的问题,晶片2的波长均匀性更好。

Description

一种晶片承载盘
技术领域
本申请涉及半导体制备领域,具体而言,涉及一种晶片承载盘。
背景技术
外延晶片的一般制备过程主要包括:将衬底放入晶片承载盘的凹槽,连同晶片承载盘一起放入MOCVD反应室,通过设置温度、通入气体等在衬底上生长其它外延层,以得到需要的晶片结构。
图1所示为现有的晶片承载盘的示意图,晶片承载盘10包括3个凹槽 11,其中1个凹槽中放置了晶片2。图2所示为图1中A-A’截面处的结构示意图,晶片2至于凹槽11中时,晶片2的边缘会与晶片承载盘10的盘体相互接触。
实用新型内容
本申请发明人发现,用图1及图2所示的现有技术中的晶片承载盘10制备晶片2的过程中,一方面晶片2的边缘处会受到热辐射能的影响,另一方面由于晶片2的边缘处与晶片承载盘10直接接触,晶片2的边缘处也会受到传导热的影响;晶片2的中心只受到热辐射能的影响。如此,制备晶片2过程中,晶片2中心区域和边缘区域受热不均,会严重导致晶片2的波长不均匀。
为解决上述问题,本申请提出了提供一种晶片承载盘,在本申请一实施例中,该晶片承载盘,包括至少一个凹槽,其中所述凹槽包括:多个第一内壁;第二内壁,设于相邻两个第一内壁之间;以及片托,设置于第二内壁处。其中所述第一内壁到所述凹槽中心的距离小于所述第二内壁到所
述凹槽的距离,且所述片托到所述凹槽中心的距离小于所述第一内壁到所述凹槽中心的距离。
在本申请一实施例中,晶片承载盘的材料为石墨。
在本申请一实施例中,单个凹槽中,第一内壁的总长度大于第二内壁的总长度。
本申请提出的晶片承载盘,能够解决晶片2中心区域和边缘区域受热不均的问题,晶片2的波长均匀性更好。
为使本申请的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。通过附图所示,本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本申请的主旨。
图1所示为现有的晶片承载盘的示意图。
图2所示为图1中A-A’截面处的结构示意图。
图3所示为本申请一实施例中的晶片承载盘的俯视图。
图4所示为图3中B-B’截面处的结构示意图和图3中C-C’截面处的结构示意图。
图5是本申请一实施例中的晶片承载盘放置晶片的示意图。
图6所示为图5中D-D’截面处和E-E’截面处的结构示意图。
图7为本申请另一实施例中晶片承载盘的示意图。
图8为本申请另一实施例中晶片承载盘的示意图。
图9为本申请另一实施例中晶片承载盘的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。在本申请实施例的描述中,将理解的是:当层(或膜)、区域、图案或结构被称作在另一衬底、另一层(或膜)、另一区域、另一垫或另一图案“上”或“下”时,其可以“直接地”或“间接地”在另一衬底、层(或膜)、区域、垫或图案上,或者还可以存在一个或更多个中间层。已经参照附图描述了层的这种位置。出于方便或清楚的目的,附图中所示出的每个层的厚度和尺寸可能被放大、省略或示意性地绘制。此外,元件的尺寸不完全反映实际尺寸。
图3所示为本申请一实施例中的晶片承载盘的俯视图。图4分别为图3中 B-B’截面处和C-C’截面处的结构示意图。
如图3、图4所示,晶片承载盘20包括至少一个凹槽21,该凹槽21可用于放置晶片。其中,凹槽21包括多个第一内壁211、相邻两个第一内壁211 之间的第二内壁212,以及设置于第二内壁212处的片托220。其中,第二内壁212到凹槽21的中心O的距离大于第一内壁211到凹槽21的中心O的距离,而片托220到凹槽21的中心O的距离小于第一内壁211到凹槽21中心O的距离。
图5是本申请一实施例中的晶片承载盘放置晶片的示意图。图6所示为图5中D-D’截面处和E-E’截面处的结构示意图。如图5及图6所示,晶片2 放置于片托220上,晶片2的边缘与第二内壁212不接触,而与第一内壁211 接触。
该实施例中所示的晶片承载盘,由于晶片2的部分边缘与第二内壁212 不接触,而晶片2的其他边缘则与第一内壁211接触,如此避免了晶片2的边缘较少受到传导热的影响,大大减少了晶片2的中心区域与边缘区域的温度差,使晶片2的波长更均匀。此外,晶片2与第一内壁211是接触较大的面接触,也避免了点接触所带来的局部温度过热可能导致的晶片破裂问题。
上述实施例中,如图3所示,以晶片承载盘20具有3个凹槽21为例,且凹槽21均匀分布于晶片承载盘20上,然而本申请对晶片承载盘20的凹槽个数、大小及分布都不作限制。本领域人员应当知晓,可以根据晶片2的大小,灵活设置凹槽的数量、大小和排布。
上述如图3所示的实施例中,凹槽21中设置有4处第二内壁212(相邻两个第一内壁211之间的第一内壁视为一处)和每处第二内壁212相应的2个片托220,然而本申请对第二内壁212和片托220的数量不作特别限制,以及第二内壁212对应的片托220的数量不作特别限制。本领域人员应当知悉,可以根据设计需求作相应调整。如图7所示,图7为本申请另一实施例中晶片承载盘的示意图。凹槽21中可仅设置3处第二内壁212,在其他实施例中,也可以设置更多或者更少的数量。此外,晶片承载盘中的不同的凹槽中的第二内壁和片托的数量可以相同也可以不同。如图7所示的凹槽22中,每一处第二内壁212都只对应有1个片托220。当然在其他实施例中,每处第二内壁所对应的数量还可以设置更多或者更少。此外同一凹槽中,每处第二内壁对应的片托220,可以是如图3所示是相同的,也可以如图7的凹槽23所示是不相同,本领域人员应当知晓可以变化设计。
图8是本申请一实施例中的晶片承载盘放置晶片的示意图。图8中以晶片承载盘20只有1个凹槽21为例,当一处第二内壁设置有多个片托时,片托的排布和片托之间的距离也可灵活设置:如第一处第二内壁312设置有3个片托220,相领两者之间的距离并不相等;第二处第二内壁322的片托220的排布之间的距离和排布完全不同于图3所示的实施例中的距离和排布;第三处第二内壁332处的片托偏于一侧,不同于图7的凹槽22所示的实施例中的居中设置。
继续参照图8,第二内壁的长度也可以根据设计需求灵活设置,如第一处第二内壁312、第二处第二内壁322与第三处第二内壁332的长度可以互不相等。当然它们的长度也可以部分相等或者都相等。
图3所示的实施例中,同一凹槽内,第二内壁212之间第一内壁211的长度是相等的,也然而本申请对此不作特别限定,可以相等也可以不等,如图7所示实施例,第二内壁之间的第一内壁212的长度也可以互不相等。
上述实施例中均以凹槽为圆形为例,然而本申请对凹槽的形状不作特别限定,在其他实施例中,如图9所示,图9为本申请另一实施例中晶片承载盘的示意图,其中凹槽21也可以为矩形。
本申请中,较佳的,凹槽中第一内壁的总长度大于第二内壁的总长度。
本申请中,晶片承载盘的材料可为石墨。然而本申请对晶片承载盘的材料不作特别限制,本领域人员知晓,可根据设计需求选择其他的材料。
本申请上述实施例并非穷举本申请可能的情况,而是为了说明本申请的技术方案,上述实施例,也并非互相独立的技术方案,应当理解,可以从中选取部分或者全部以变形或结合。
还需要说明的是,在本申请的描述中,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (3)

1.一种晶片承载盘,包括至少一个凹槽,其特征在于,所述凹槽包括:
多个第一内壁;
第二内壁,设于相邻两个所述第一内壁之间;以及
片托,设置于所述第二内壁处;其中所述第一内壁到所述凹槽中心的距离小于所述第二内壁到所述凹槽的距离,且所述片托到所述凹槽中心的距离小于所述第一内壁到所述凹槽中心的距离。
2.根据权利要求1所述的晶片承载盘,其特征在于:所述晶片承载盘的材料为石墨。
3.根据权利要求1所述的晶片承载盘,其特征在于:单个所述凹槽中,所述第一内壁的总长度大于所述第二内壁的总长度。
CN201921662468.1U 2019-09-30 2019-09-30 一种晶片承载盘 Active CN211112316U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921662468.1U CN211112316U (zh) 2019-09-30 2019-09-30 一种晶片承载盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921662468.1U CN211112316U (zh) 2019-09-30 2019-09-30 一种晶片承载盘

Publications (1)

Publication Number Publication Date
CN211112316U true CN211112316U (zh) 2020-07-28

Family

ID=71701042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921662468.1U Active CN211112316U (zh) 2019-09-30 2019-09-30 一种晶片承载盘

Country Status (1)

Country Link
CN (1) CN211112316U (zh)

Similar Documents

Publication Publication Date Title
EP0471365B1 (en) Semiconductor wafer processing apparatus
US6214122B1 (en) Rapid thermal processing susceptor
US6099302A (en) Semiconductor wafer boat with reduced wafer contact area
US20180119278A1 (en) Pecvd boat
JP5237390B2 (ja) 改善された膜厚均一性を有するエピタキシャルバレルサセプタ
JPH09129714A (ja) 高速熱処理炉のサセプタ
CN102983093A (zh) 一种用于led外延晶圆制程的石墨承载盘
US20050051099A1 (en) Susceptor provided with indentations and an epitaxial reactor which uses the same
WO2002093623A2 (en) Assembly comprising heat distributing plate and edge support
KR20100003947A (ko) 기판지지프레임을 가지는 기판처리장치
US6799940B2 (en) Removable semiconductor wafer susceptor
CN211112316U (zh) 一种晶片承载盘
CN211112207U (zh) 一种晶片承载盘
WO2012028704A1 (en) Substrate heating device
CN103074611A (zh) 衬底承载装置及金属有机化学气相沉积设备
CN113785389A (zh) 一种晶片承载盘
CN214612845U (zh) 一种分子束外延生产设备中的4吋转3吋衬底托板
CN203096168U (zh) 金属有机化学气相沉积设备
CN211471547U (zh) 加热器
CN215560655U (zh) 一种镀膜载板
CN210481573U (zh) 一种用于分子束外延生产设备中的托板结构
KR20020011793A (ko) 반도체 제조용 대면적 가열장치
CN216838275U (zh) 一种改善外延片背面粗糙度的石墨盘及生产设备
CN217628728U (zh) 一种石墨载具及化学气象沉积设备
CN215757604U (zh) 石墨盘

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230612

Address after: No. 108, Furong Middle Road, Xishan Economic and Technological Development Zone, Xishan District, Wuxi City, Jiangsu Province, 214000

Patentee after: Wuxi JingZhan Semiconductor Co.,Ltd.

Address before: Room 517-a, building 20, Northwest District, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Patentee before: ENKRIS SEMICONDUCTOR, Inc.