CN211090108U - 一种具有防错层的多层pcb电路板 - Google Patents
一种具有防错层的多层pcb电路板 Download PDFInfo
- Publication number
- CN211090108U CN211090108U CN201921584371.3U CN201921584371U CN211090108U CN 211090108 U CN211090108 U CN 211090108U CN 201921584371 U CN201921584371 U CN 201921584371U CN 211090108 U CN211090108 U CN 211090108U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- pcb circuit
- same
- substrate
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供一种具有防错层的多层PCB电路板，由多层基板单元依次层叠压合形成，每个基板单元设置有检视区域，同一PCB电路板中多个检视区域位置相同，每个检视区域内设置有多个标号区，标号区的数量与PCB电路板的基板单元层数相同；每个基板单元在与自身所在层叠层数相同的标号区内设置铜条，多个基板单元层叠后，铜条的位置形成排布次序。本实用新型公开的多层PCB电路板，通过按照层叠顺序设置于相同检视区域内的铜条，在层叠压合后，将会在PCB电路板侧截面上形成特定排布的图形，实现可视化检测的目的，解决了现有技术中无法判断基板单元层叠次序错误，颠倒的技术问题。
Description
技术领域
本实用新型涉及领域电子产品制造领域，具体地说，涉及一种具有防错层的多层PCB电路板。
背景技术
多层PCB电路板的应用越来越成熟，在制作时，需要将多个基板层叠加到一起，并封边处理。为了防止在叠加时，基板层正反面位置放错，导致电气特性的改变，目前常在基板层表面标注标记。然而这种方式尽管解决了正反面放错的问题，却无法解决层次上下颠倒的问题。例如：某种PCB电路板包括5层结构，自下而上分别是第一层至第五层，若在叠加压合时，将第三层放置在原有的第二层的位置，第二层放置在原有第三层的位置上，即层次颠倒，则利用现有标记的方式无法检测，也无法通过称重或测板厚的方式检测。
实用新型内容
本实用新型的目的在于提供一种具有防错层的多层PCB电路板，旨在解决多层PCB电路板在叠加压合时，层次颠倒放错无法检测的技术问题。
本实用新型提供一种具有防错层的多层PCB电路。该PCB电路板由多层基板单元依次层叠压合形成，每个基板单元包括工作区以及非工作区，非工作区位于基板单元边缘，非工作区设置有检视区域，同一PCB电路板中多个基板单元的检视区域位置相同，每个检视区域内设置有多个标号区，标号区的数量与PCB电路板的基板单元层数相同；每个基板单元在与自身所在层叠层数相同的标号区内设置铜条，多个基板单元层叠后，铜条的位置形成排布次序。
本实用新型公开的多层PCB电路板，通过按照层叠顺序设置于相同检视区域内的铜条，在层叠压合后，将会在PCB电路板侧截面上形成特定排布的图形；当多层PCB电路板的基板单元排布正确，即与预设层叠次序相同时，多个铜条表现出阶梯状，从而通过目视，能够判断基板单元排布是否正确；相反，若基板单元排布不正确，则多个铜条表现出杂乱次序。本实用新型的多层PCB电路板，通过设置检视区域以及铜条，解决了现有技术中无法判断基板单元层叠次序错误，颠倒的技术问题。
附图说明
图1是本实用新型多层PCB电路板结构示意图；
图2是本实用新型多层PCB电路板排布次序正确的示意图；
图3是本实用新型多层PCB电路板排布次序错误的示意图。
具体实施方式
下面结合具体实施例和说明书附图对本实用新型做进一步阐述和说明:
请参考图1及图2，本实用新型提供一种具有防错层的多层PCB电路。该PCB电路板100由多层基板单元10依次层叠压合形成，每个基板单元10包括工作区11以及非工作区12，非工作区12位于基板单元10边缘，非工作区12设置有检视区域121，同一PCB电路板100中多个基板单元10的检视区域121位置相同，每个检视区域121内设置有多个标号区122，标号区122的数量与PCB电路板100的基板单元10层数相同；每个基板单元10在与自身所在层叠层数相同的标号区122内设置铜条123，多个基板单元10层叠后，铜条123的位置形成排布次序。
本实用新型公开的多层PCB电路板100，通过按照层叠顺序设置于相同检视区域121内的铜条123，在层叠压合后，将会在PCB电路板100侧截面上形成特定排布的图形；当多层PCB电路板100的基板单元10排布正确，即与预设层叠次序相同时，多个铜条123表现出阶梯状，从而通过目视，能够判断基板单元10排布是否正确；相反，若基板单元10排布不正确，则多个铜条123表现出杂乱次序。本实用新型的多层PCB电路板100，通过设置检视区域121以及铜条123，解决了现有技术中无法判断基板单元10层叠次序错误，颠倒的技术问题。
如图2，进一步地，同一PCB电路板100中的任意两个基板单元10中的铜条123位于不同的标号区122，依预设次序层叠的多个基板单元10使多个铜条123在PCB电路板100的侧截面上呈阶梯排布。
如图3所示，当PCB电路板100的多个基板单元10没有按照预设的次序排布时，则多个基板单元10的多个铜条123在PCB电路板100的侧截面上呈杂乱排序，通过目视容易区分。
进一步地，铜条123宽度为1-1.5mm。
进一步地，依预设次序层叠的多个基板单元10中，相邻的上下两层铜条123在水平面上相切。
在本实施方式中，上下两侧相邻的基板单元10中间相邻，而不能是具有间隔，具有间隔将会导致目视检测难度增加。
最后应当说明的是，以上实施例仅用以说明本实用新型的技术方案，而非对本实用新型保护范围的限制，尽管参照较佳实施例对本实用新型作了详细地说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的实质和范围。
Claims (4)
1.一种具有防错层的多层PCB电路板，其特征在于，PCB电路板由多层基板单元依次层叠压合形成，每个基板单元包括工作区以及非工作区，非工作区位于基板单元边缘，非工作区设置有检视区域，同一PCB电路板中多个基板单元的检视区域位置相同，每个检视区域内设置有多个标号区，标号区的数量与PCB电路板的基板单元层数相同；每个基板单元在与自身所在层叠层数相同的标号区内设置铜条，多个基板单元层叠后，铜条的位置形成排布次序。
2.如权利要求1所述的具有防错层的多层PCB电路板，其特征在于，同一PCB电路板中的任意两个基板单元中的铜条位于不同的标号区，依预设次序层叠的多个基板单元使多个铜条在PCB电路板的侧截面上呈阶梯排布。
3.如权利要求1或2所述的具有防错层的多层PCB电路板，其特征在于，铜条宽度为1-1.5mm。
4.如权利要求1或2所述的具有防错层的多层PCB电路板，其特征在于，依预设次序层叠的多个基板单元中，相邻的上下两层铜条在水平面上相切。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921584371.3U CN211090108U (zh) | 2019-09-23 | 2019-09-23 | 一种具有防错层的多层pcb电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921584371.3U CN211090108U (zh) | 2019-09-23 | 2019-09-23 | 一种具有防错层的多层pcb电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211090108U true CN211090108U (zh) | 2020-07-24 |
Family
ID=71641080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921584371.3U Active CN211090108U (zh) | 2019-09-23 | 2019-09-23 | 一种具有防错层的多层pcb电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211090108U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823133A (zh) * | 2022-04-26 | 2022-07-29 | 大连达利凯普科技股份公司 | 一种应用于片式印刷的防错方法 |
| CN116234151A (zh) * | 2022-12-21 | 2023-06-06 | 镁佳(武汉)科技有限公司 | 一种印制电路板 |
-
2019
- 2019-09-23 CN CN201921584371.3U patent/CN211090108U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823133A (zh) * | 2022-04-26 | 2022-07-29 | 大连达利凯普科技股份公司 | 一种应用于片式印刷的防错方法 |
| CN116234151A (zh) * | 2022-12-21 | 2023-06-06 | 镁佳(武汉)科技有限公司 | 一种印制电路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN211090108U (zh) | 一种具有防错层的多层pcb电路板 | |
| CN105072830A (zh) | 一种层偏检测方法 | |
| CN104582331A (zh) | 多层线路板的内层偏位检测方法 | |
| CN103415141B (zh) | 一种多层板的内层芯板以及多层板的层压防错方法 | |
| CN203086841U (zh) | 厚铜多层印制电路板板边结构及具有该结构的印制电路板 | |
| CN105150613B (zh) | 电子卡的层压工艺方法 | |
| CN204217205U (zh) | 印制电路板及其叠层防反结构 | |
| CN103906374B (zh) | 刚挠结合板及其制作方法 | |
| EP2566306A2 (en) | Multi-layer circuit board and manufacturing method thereof | |
| CN110708893A (zh) | 一种多层pcb板内层图形的制作方法 | |
| CN201904970U (zh) | 印制电路板 | |
| CN104254210A (zh) | Pcb板及防止层顺序错误流入铣边之后工序的制作方法 | |
| CN112601388A (zh) | 一种内层芯板防叠错的pcb板及监控方法 | |
| JP2000340950A (ja) | 多層回路基板における積層合致精度検査マーク構造 | |
| JPH0477663B2 (zh) | ||
| CN102307439B (zh) | 一种多层印制线路板层次放错的防呆方法 | |
| CN111315156A (zh) | 一种高多层板层别检测防呆方法 | |
| CN203219624U (zh) | 一种多层印刷电路板的铆合定位工装 | |
| CN219478210U (zh) | 一种防错层的多层叠合电路板 | |
| CN203040033U (zh) | 一种铆合操作平台及铆合设备 | |
| CN218336632U (zh) | 一种防止pcb芯板排反的电测防错模块 | |
| CN203482484U (zh) | 一种多层板的内层芯板 | |
| CN210007984U (zh) | 可用于检测层间对准度的多层pcb板结构 | |
| CN210247141U (zh) | 一种多层板层压防错模块 | |
| CN215268955U (zh) | 用于pcb多层板内层层间对准的菲林结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |