CN210956667U - 一种集成电路芯片及线路板 - Google Patents
一种集成电路芯片及线路板 Download PDFInfo
- Publication number
- CN210956667U CN210956667U CN202020017255.XU CN202020017255U CN210956667U CN 210956667 U CN210956667 U CN 210956667U CN 202020017255 U CN202020017255 U CN 202020017255U CN 210956667 U CN210956667 U CN 210956667U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- conductive
- circuit chip
- substrate
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型实施例涉及半导体封装技术领域,公开了一种集成电路芯片和线路板。集成电路芯片包括基板、集成电路、多条引线和多个安装引脚;集成电路设置在基板上;集成电路包括多个电极,电极通过引线与安装引脚一一对应电连接,还包括:多个导电结构和多个测试衬垫,测试衬垫通过导电结构与电极一一对应电连接;封装层,覆盖引线、集成电路以及至少部分导电结构,裸露出测试衬垫和安装引脚;测试衬垫和安装引脚分别位于封装层的相对两侧;保护层,覆盖测试衬垫。本实用新型实施例提供的技术方案可以准确测得集成电路芯片的安装引脚上的信号。
Description
技术领域
本实用新型实施例涉及半导体封装技术领域,尤其涉及一种集成电路芯片及线路板。
背景技术
方形扁平无引脚(Quad Flat No-lead,QFN)封装是表面贴装型封装中的一种。由于其具有紧密芯片尺寸面积、薄剖面和低重量等优点,因此广泛用于各种集成电路芯片的封装中。但是,通过QFN封装的集成电路芯片,安装引脚高度较小,导致当集成电路芯片焊接在线路板上后,无法对各个安装引脚上输入输出的信号进行测试。
现有技术中,考虑到将集成电路芯片焊接在线路板上之后,集成电路芯片的安装引脚通常会与其它电子元件中的一个引脚(称之为接近引脚)或者线路板上预留的测试端通过导线电连接,因此,可以将接近引脚或测试端上测试得到的信号看作相应安装引脚上的信号。但是从接近引脚或测试端上测试得到的信号与直接从安装引脚上测试得到的信号可能存在差异,进而导致用户误判设计评估结果。
实用新型内容
本实用新型提供一种集成电路芯片及线路板,以准确测得集成电路芯片的安装引脚上的信号。
第一方面,本实用新型实施例提供了一种集成电路芯片,包括:
基板、集成电路、多条引线和多个安装引脚;所述集成电路设置在所述基板上;所述集成电路包括多个电极,所述电极通过所述引线与所述安装引脚一一对应电连接,还包括:
多个导电结构和多个测试衬垫,所述测试衬垫通过所述导电结构与所述电极一一对应电连接;
封装层,覆盖所述引线、所述集成电路以及至少部分所述导电结构,裸露出所述测试衬垫和所述安装引脚;所述测试衬垫和所述安装引脚分别位于所述封装层的相对两侧;
保护层,覆盖所述测试衬垫。
可选地,所述安装引脚环绕于所述基板四周,且所述安装引脚位于所述集成电路朝向所述基板的一侧;
所述测试衬垫位于所述集成电路背离所述基板的一侧。
可选地,所述导电结构包括金属线,所述金属线包括位于所述封装层内的第一段金属线和位于所述封装层外的第二段金属线。
可选地,所述导电结构包括导体柱,所述封装层上设置有通孔,所述通孔裸露出所述电极,所述导体柱位于所述通孔内。
可选地,所述通孔呈漏斗状。
可选地,所述保护层为盖子,所述盖子与所述封装层可拆卸连接。
可选地,所述保护层涂覆或印刷于所述封装层背离所述集成电路的一侧。
可选地,所述测试衬垫包括导电胶体。
可选地,所述测试衬垫还包括导电金属片;所述导电金属片通过所述导电胶体与所述导电结构粘结。
第二方面,本实用新型实施例还提供了一种线路板,所述线路板包括本实用新型任意实施例所述的集成电路芯片。
本实用新型提供的集成电路芯片,通过增设多个测试衬垫,多个测试衬垫和集成电路上的多个电极一一对应电连接,使得将集成电路芯片焊接在线路板上之后,用户可以通过检测测试衬垫上的信号来获取相应安装引脚上的信号,解决通过QFN方式封装的集成电路芯片难以准确获取各个安装引脚上的信号的问题,实现准确获取安装引脚上的信号的效果。
附图说明
图1是本实用新型实施例提供的一种集成电路芯片的结构示意图;
图2是本实用新型实施例提供的一种在电极上制备金属线的结构示意图;
图3是本实用新型实施例提供的一种封装层制备完成后的结构示意图;
图4是本实用新型实施例提供的一种导电胶体涂覆完成后的结构示意图;
图5是本实用新型实施例提供的一种导电金属片转贴完成后的结构示意图;
图6是本实用新型实施例提供的另一种集成电路芯片的结构示意图;
图7是本实用新型实施例提供的在电极上制备阻碍结构后的结构示意图;
图8是本实用新型实施例提供的另一种封装层制备完成后的结构示意图;
图9是本实用新型实施例提供的一种导电胶体材料灌注完成后的结构示意图;
图10是本实用新型实施例提供的一种导电金属片转贴完成后的结构示意图;
其中,本实用新型实施例中,附图标记与对应的特征名称:
110-基板,120-集成电路,130-安装引脚,140-引线,150-电极,210-导电结构,220-测试衬垫,221-导电胶体,222-导电金属片,230-封装层,240-保护层,310-引导工具,320-阻碍结构。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
有鉴于背景技术中提到的问题,本实用新型实施例提供了一种集成电路芯片,包括:基板、集成电路、多条引线和多个安装引脚;集成电路设置在基板上;集成电路包括多个电极,电极通过引线与安装引脚一一对应电连接,还包括:
多个导电结构和多个测试衬垫,测试衬垫通过导电结构与电极一一对应电连接;
封装层,覆盖引线、集成电路以及至少部分导电结构,裸露出测试衬垫和安装引脚;测试衬垫和安装引脚分别位于封装层的相对两侧;
保护层,覆盖测试衬垫。
以上是本实用新型的核心思想,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其它实施例,都属于本实用新型实施例保护的范围。
图1是本实用新型实施例提供的一种集成电路芯片的结构示意图。参见图1,集成电路芯片包括:基板110、集成电路120、多条引线140和多个安装引脚130;集成电路120设置在基板110上;集成电路120包括多个电极150,电极150通过引线140与安装引脚130一一对应电连接。集成电路芯片还包括:多个导电结构210、多个测试衬垫220、封装层230以及保护层240。测试衬垫220通过导电结构210与电极150一一对应电连接。封装层230覆盖引线140、集成电路120以及至少部分导电结构210,且裸露出测试衬垫220和安装引脚130,测试衬垫220和安装引脚130分别位于封装层230的相对两侧。保护层240覆盖并保护测试衬垫220。
具体的,基板110可以为硅晶片,在其上可以加工制作成各种电路元件,例如,电阻、电感、电容、晶体管或者本领域技术人员可知的其他电路元件,以形成集成电路120。具体的,引线140用于电连接安装引脚130和电极150,引线140的材料本领域技术人员可根据实际情况设置,此处不作限定,示例性的,引线140可以为金线。具体的,安装引脚130用于与线路板上的焊盘焊接,以实现将集成电路芯片焊接在线路板上。
具体的,导电结构210用于电连接测试衬垫220和电极150,导电结构210的具体形状以及材料本领域技术人员可根据实际情况设置,此处不作限定。具体的,保护层240用于保护测试衬垫220,防止水氧腐蚀测试衬垫220,还可以防止导电颗粒在测试衬垫220上积累,进而避免导电颗粒干扰测试衬垫220上的信号。优选地,保护层240的材料具有抗磁特性,以免集成电路芯片附近的其他电路元件对测试衬垫220上的信号产生干扰。
具体的,当集成电路芯片焊接于线路板上,与线路板上的其他电路元件形成具有特定电性功能的电路时,为了评估该电路的性能,需要测试集成电路芯片的安装引脚130上的信号。示例性的,安装引脚130上的信号的测试过程可以如下:首先,将保护层240和封装层230分离,以使测试衬垫220裸露出来。然后,测试测试衬垫220上的信号,测试衬垫220上的信号即为安装引脚130上的信号。
可以理解的是,由于安装引脚130和测试衬垫220位于封装层230的相对两侧,因此,当安装引脚130与线路板上的焊盘焊接之后,测试衬垫220将位于封装层230背离线路板所在平面的一侧,即测试衬垫220位于方便用户测试的方位。此外,相比于现有技术中的测试端通过线路板上的走线与安装引脚130电连接,本申请中,测试衬垫220和电极150均位于芯片内,两者通过集成电路芯片内部的导电结构210电连接,使得传输于测试衬垫220和电极150之间的信号不易受到外部干扰,因此,在测试衬垫220上获取的信号即为其对应的电极150以及安装引脚130上的信号。
本实用新型提供的集成电路芯片,通过增设多个测试衬垫220,多个测试衬垫220和集成电路120上的多个电极150一一对应电连接,使得将集成电路芯片焊接在线路板上之后,用户可以通过检测测试衬垫220上的信号来获取相应安装引脚130上的信号,解决通过QFN方式封装的集成电路芯片难以准确获取安装引脚130上的信号的问题,实现准确获取安装引脚130上的信号的效果。
在上述技术方案的基础上,继续参见图1,可选地,安装引脚130环绕于基板110四周,且安装引脚130位于集成电路120朝向基板110的一侧;测试衬垫220位于集成电路120背离基板110的一侧。
这样设置的好处在于,可将引线140设置在集成电路120四周,同时,将导电结构210设置在集成电路120上方,也即是说,引线140和导电结构210的铺设方向不同,可有效避免由于引线140和导电结构210相互交错带来的工艺难度大,易短路的问题。
在上述技术方案的基础上,可选地,保护层240为盖子,盖子与封装层230可拆卸连接。
这样设置的好处在于,盖子可多次从封装层230上拆卸下来以及重新安装上去,例如,当用户需要测试测试衬垫220上的信号时,将盖子从封装层230上拆卸下来;当测试完毕,可再将盖子覆盖在封装层230上。如此,测试衬垫220不会由于经过一次测试而永久性暴露在空气中,进而使得集成电路芯片不会因为经过测试而不能继续应用在产品上出售。
继续参见图1,可选地,保护层240涂覆或印刷于封装层230背离集成电路120的一侧。
这样设置的好处在于,保护层240和封装层230之间通过分子力结合在一起,两者之间不存在缝隙,如此,可避免外界的导电粒子(例如导电尘埃)从保护层240和封装层230之间的缝隙进入集成芯片中,进而可避免导电粒子在测试衬垫220上积累,确保在测试过程中测试衬垫220上的信号不受导电粒子的干扰。当需要进行测试时,可使用特殊溶液溶解保护层240,使得测试衬垫220露出进行测试。
在上述技术方案的基础上,继续参见图1,可选地,测试衬垫220包括导电胶体221。
可以理解的是,导电胶体221具有导电和粘接的双重作用,其自身既可以与导电结构210接触电连接,又可以依靠自身的粘性与导电结构210牢靠粘接在一起。如此,可简化测试衬垫220的制备工艺,提高集成电路芯片的制备效率。具体的,导电胶体221的材料有多种,本领域技术人员可根据实际情况设置,本申请对此不作限定,示例性的,导电胶体221的材料可以包括导电银浆。
可选地,测试衬垫220还包括导电金属片222;导电金属片222通过导电胶体221与导电结构210粘结,导电金属片222便于测试使用,且可保护导电胶体221。
可以理解的是,测试集成电路芯片各个安装引脚130上的信号的过程可能会维持较长时间,测试衬垫220便要长时间暴露在空气中。然而,某些导电胶体221材料容易被氧化。导电胶体221氧化后会影响对测试衬垫220上的信号的测试。通过设置导电金属片222覆盖导电胶体221,可使保护层240被去除后,导电胶体221也不会直接暴露在空气中,即导电胶体221不易被氧化,有利于从测试衬垫220上获取的信号与对应电极150上信号的同一性。具体的,导电金属片222的材料有多种,本领域技术人员可根据实际情况设置,本申请对此不作限定,示例性的,导电金属片222的材料可以包括铜。
具体的,导电结构210的具体实现形式有多种,下面就典型示例进行说明。
可选地,继续参见图1,导电结构210包括金属线,金属线包括位于封装层230内的第一段金属线和位于封装层230外的第二段金属线。
当导电结构210为金属线时,可使用引线法制备导电结构210。示例性的,下面将结合图2-图5对集成电路芯片的制程进行说明。
首先,在制备完成集成电路120和安装引脚130之后,制备引线140和导电结构210。
示例性的,图2是本实用新型实施例提供的一种在电极上制备金属线的结构示意图。参见图2,在电极150上打引线140(示例性的采用金线)的同时,可以增加一根测试用的金线(即导电结构210),测试用的金线的另一端连接在引导工具310上,以免测试用的金线与其它引线140缠绕短路。
接下来,制备封装层230。
具体的,封装层230的材料本领域技术人员可根据实际情况设置,本申请对此不作限定。示例性的,封装层230的材料可以包括环氧塑封料(Epoxy Molding Compound,EMC),并通过注塑的方式形成封装层230。
示例性的,图3是本实用新型实施例提供的一种封装层制备完成后的结构示意图。参见图3,封装层230注塑完成切断测试用的金线,使得测试用的金线一部分(即第一段金属线)位于封装层230内,另一部分(即第二段金属线)裸露于封装层230外。需要注意的是,裸露于封装层230外的金线(即第二段金属线)不要过长,避免相邻金线搭接短路。
再接下来,在导电结构210上制备测试衬垫220。
示例性的,图4是本实用新型实施例提供的一种导电胶体涂覆完成后的结构示意图。图5是本实用新型实施例提供的一种导电金属片转贴完成后的结构示意图。参见图4和图5,在裸露于封装层230外的金线所在的位置处涂布导电银浆。然后,在导电银浆上转贴导电金属片222,并将导电银浆固化成型。其中,可在氮气环境下固化导电银浆以防导电银浆氧化,固化温度可在175℃左右。
最后,在封装层230背离基板110的一侧涂布保护层240,即可得到图1所示的集成电路芯片。
可以理解的是,导电结构210和引线140可在同一工艺步骤中制备形成,有利于减少集成电路芯片的制备工序,提高制备效率。
图6是本实用新型实施例提供的另一种集成电路芯片的结构示意图。参见图6,可选地,导电结构210包括导体柱,封装层230上设置有通孔,通孔裸露出电极150,导体柱位于通孔内。
当导电结构210为导体柱时,可使用分离灌注法制备导电结构210。示例性的,下面将结合图7-图10对集成电路芯片的制程进行说明。
首先,在制备完成集成电路120和安装引脚130之后,制备阻碍结构320。
具体的,阻碍结构320的材料以及在电极150上设置阻碍结构320的方式本领域技术人员可根据实际情况设置,本申请对此不作限定。示例性的,阻碍结构320可通过导电胶体221粘接在电极150上,或者阻碍结构320可采用薄膜沉积法沉积在电极150上。
示例性的,图7是本实用新型实施例提供的在电极上制备阻碍结构后的结构示意图。参见图7,在电极150表面涂布导电银浆后,再利用薄膜沉积法在涂布有导电银浆的电极150上沉积氯化钠晶体,形成阻碍结构320。
接下来,制备具有通孔的封装层230。
示例性的,图8是本实用新型实施例提供的另一种封装层制备完成后的结构示意图。参见图8,由于阻碍结构320的存在,封装层230不能填充阻碍结构320所在位置,因此,在阻碍结构320对应位置处,封装层230上形成通孔,阻碍结构320填充在通孔中。
接下来,去除阻碍结构320以露出通孔,并在通孔中灌注导电材料形成导电结构210(即导体柱)。
具体的,可采用腐蚀、溶解、融化或者本领域技术人员可知的方式去除阻碍结构320。示例性的,封装层230注塑完成后,用水溶解清洗由氯化钠晶体制备而成的阻碍结构320,即可露出通孔。
接下来,形成导电结构210和测试衬垫220。
具体的,向封装层230的通孔内灌注导电胶体材料,以使导电胶体材料溢出通孔外一部分,即可完成导电结构210和测试衬垫220中的导电胶体221的制备。然后,在导电胶体221上转贴导电金属片222即可完成测试衬垫220的制备。
示例性的,图9是本实用新型实施例提供的一种导电胶体材料灌注完成后的结构示意图。图10是本实用新型实施例提供的一种导电金属片转贴完成后的结构示意图。参见图9和图10,向通孔内灌注导电银浆,然后,在导电银浆表面转帖导电金属片222(例如铜片),并将导电银浆固化成型。
最后,在封装层230背离基板110的一侧涂布保护层240,即可得到图6所示的集成电路芯片。
继续参见图6,可选地,通孔呈漏斗状。这样设置的好处在于,便于向封装层230的通孔中灌注导电材料以形成导体柱。
基于同上的发明构思,本实用新型实施例还提供了一种线路板。该线路板包括本实用新型任一实施例所述的集成电路芯片,因此,本实用新型实施例提供的线路板具备本实用新型实施例提供的集成电路芯片相应的有益效果,这里不再赘述。示例性的,该线路板可以是手机、电脑、智能可穿戴设备(例如,智能手表)以及车载显示设备等电子设备中的线路板,本实用新型实施例对此不作限定。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (10)
1.一种集成电路芯片,包括基板、集成电路、多条引线和多个安装引脚;所述集成电路设置在所述基板上;所述集成电路包括多个电极,所述电极通过所述引线与所述安装引脚一一对应电连接,其特征在于,还包括:
多个导电结构和多个测试衬垫,所述测试衬垫通过所述导电结构与所述电极一一对应电连接;
封装层,覆盖所述引线、所述集成电路以及至少部分所述导电结构,裸露出所述测试衬垫和所述安装引脚;所述测试衬垫和所述安装引脚分别位于所述封装层的相对两侧;
保护层,覆盖所述测试衬垫。
2.根据权利要求1所述的集成电路芯片,其特征在于,所述安装引脚环绕于所述基板四周,且所述安装引脚位于所述集成电路朝向所述基板的一侧;
所述测试衬垫位于所述集成电路背离所述基板的一侧。
3.根据权利要求1所述的集成电路芯片,其特征在于,所述导电结构包括金属线,所述金属线包括位于所述封装层内的第一段金属线和位于所述封装层外的第二段金属线。
4.根据权利要求1所述的集成电路芯片,其特征在于,所述导电结构包括导体柱,所述封装层上设置有通孔,所述通孔裸露出所述电极,所述导体柱位于所述通孔内。
5.根据权利要求4所述的集成电路芯片,其特征在于,所述通孔呈漏斗状。
6.根据权利要求1所述的集成电路芯片,其特征在于,所述保护层为盖子,所述盖子与所述封装层可拆卸连接。
7.根据权利要求1所述的集成电路芯片,其特征在于,所述保护层涂覆或印刷于所述封装层背离所述集成电路的一侧。
8.根据权利要求1所述的集成电路芯片,其特征在于,所述测试衬垫包括导电胶体。
9.根据权利要求8所述的集成电路芯片,其特征在于,所述测试衬垫还包括导电金属片;所述导电金属片通过所述导电胶体与所述导电结构粘结。
10.一种线路板,其特征在于,包括权利要求1-9任一项所述的集成电路芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020017255.XU CN210956667U (zh) | 2020-01-06 | 2020-01-06 | 一种集成电路芯片及线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020017255.XU CN210956667U (zh) | 2020-01-06 | 2020-01-06 | 一种集成电路芯片及线路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210956667U true CN210956667U (zh) | 2020-07-07 |
Family
ID=71377262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020017255.XU Active CN210956667U (zh) | 2020-01-06 | 2020-01-06 | 一种集成电路芯片及线路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210956667U (zh) |
-
2020
- 2020-01-06 CN CN202020017255.XU patent/CN210956667U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3798620B2 (ja) | 半導体装置の製造方法 | |
US6507120B2 (en) | Flip chip type quad flat non-leaded package | |
US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
US7944043B1 (en) | Semiconductor device having improved contact interface reliability and method therefor | |
JP3436159B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
TWI404175B (zh) | 具電性連接結構之半導體封裝件及其製法 | |
KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
KR20070034438A (ko) | 스택된 다이 패키지의 제조 방법 | |
JPH0445981B2 (zh) | ||
US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
CN106298699A (zh) | 封装结构以及封装方法 | |
US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
CN109786265B (zh) | 一种封装器件、制备方法及信号测量的方法 | |
CN210956667U (zh) | 一种集成电路芯片及线路板 | |
JPH10284873A (ja) | 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム | |
CN214043658U (zh) | 封装结构 | |
JPH04144269A (ja) | 混成集積回路装置 | |
KR100331070B1 (ko) | 칩싸이즈반도체패키지의 구조 및 그 제조 방법 | |
CN112864022B (zh) | 封装结构的制作方法及封装结构 | |
US8531022B2 (en) | Routable array metal integrated circuit package | |
CN112992874B (zh) | 封装结构的制作方法及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |