CN210670035U

CN210670035U - 一种抗干扰单工射频发射电路

Info

Publication number: CN210670035U
Application number: CN201922124998.7U
Authority: CN
Inventors: 黄锋
Original assignee: Huanggang Normal University
Current assignee: Huanggang Normal University
Priority date: 2019-12-02
Filing date: 2019-12-02
Publication date: 2020-06-02
Anticipated expiration: 2029-12-02

Abstract

本实用新型涉及射频发射电路技术领域，提供一种抗干扰单工射频发射电路，其中，在双模锁相环频率合成芯片的振荡输入引脚和振荡输出引脚之间电连接有晶振滤波电路，双模锁相环频率合成芯片的锁定检测引脚通过所述锁相显示电路接地，双模锁相环频率合成芯片的鉴相输出引脚通过环路滤波电路与压控谐振电路的输入端电连接，压控谐振电路的输出端通过分频电路与双模锁相环频率合成芯片的分频信号输入引脚电连接，压控谐振电路的输出端还通过功率放大电路与射频天线电连接，克服了抗干扰单工射频发射电路受到呈现环路锁相状态限制的问题，提升了抗干扰单工射频发射电路的抗干扰性和稳定性，提高了电路输出性能。

Description

一种抗干扰单工射频发射电路

技术领域

本实用新型涉及射频发射电路技术领域，尤其涉及一种抗干扰单工射频发射电路。

背景技术

相关技术中，现有射频发射电路包括双模锁相环频率合成芯片O1、晶振、环路滤波电路、压控谐振电路、分频电路、功率放大电路和射频天线，双模锁相环频率合成芯片的振荡输入引脚通过晶振与双模锁相环频率合成芯片的振荡输出引脚电连接，使晶振与双模锁相环频率合成芯片构成参考频率振荡电路，双模锁相环频率合成芯片的鉴相输出引脚通过环路滤波电路与压控谐振电路的输入端电连接，压控谐振电路的输出端通过分频电路与双模锁相环频率合成芯片的分频信号输入引脚电连接，使双模锁相环频率合成芯片、晶振、环路滤波电路、压控谐振电路和分频电路构成锁相环电路，压控谐振电路的输出端还通过功率放大电路与射频天线电连接，借助于锁相环电路采用调节相位方式来抑制电压、温度和电磁波等干扰因素的特性，使锁相环电路、功率放大电路和射频天线构成抗干扰单工射频发射电路，确保了抗干扰单工射频发射电路发射射频信号的稳定性。

然而，上述抗干扰单工射频发射电路受到呈现环路锁相状态限制，有损电路输出性能。

实用新型内容

针对现有抗干扰单工射频发射电路受到呈现环路锁相状态限制，本实用新型提供一种简易调位传感设备，包括双模锁相环频率合成芯片O1、晶振滤波电路、锁相显示电路、环路滤波电路、压控谐振电路、分频电路、功率放大电路和射频天线，在所述双模锁相环频率合成芯片O1的振荡输入引脚振荡输出引脚电连接有所述晶振滤波电路，所述双模锁相环频率合成芯片O1的锁定检测引脚通过所述锁相显示电路接地，所述双模锁相环频率合成芯片O1的鉴相输出引脚通过所述环路滤波电路与所述压控谐振电路的输入端电连接，所述压控谐振电路的输出端通过所述分频电路与所述双模锁相环频率合成芯片O1的分频信号输入引脚电连接，所述压控谐振电路的输出端还通过所述功率放大电路与所述射频天线电连接。

进一步，所述晶振滤波电路包括晶振Z11、电容C11、电容C12和电阻R11，所述电容C11与所述电容C12串联后与所述晶振Z11并联，所述电容C11与所述电容C12之间的公共端接地，所述电阻R11的一端电连接在所述电容C12与所述晶振Z11之间的公共端上，所述晶振Z11与所述电容C11之间的公共端电连接在所述双模锁相环频率合成芯片O1的振荡输入引脚上，所述电阻R11的另一端电连接在所述双模锁相环频率合成芯片O1的振荡输出引脚上。

进一步，所述锁相显示电路包括发光元件LED和电阻R21，所述电阻R21的两端分别与所述双模锁相环频率合成芯片O1的锁定检测引脚和所述发光元件LED的正级电连接，所述发光元件LED的负极接地。

进一步，所述压控谐振电路包括压控振荡芯片O2、电感L41、变容二极管VD1、变容二极管VD2、电阻R41、电阻R42、电容C41、电容C42、电容C43、电容C44和电容C45，所述电感L41的两端分别与所述变容二极管VD1的阳级和所述变容二极管VD2的阳极电连接，所述电感L41的一端与所述变容二极管VD1的阳极之间的公共端电连接在所述压控振荡芯片O2的偏压输出引脚上，所述电感L41的一端与所述变容二极管VD1的阳极之间的公共端还通过所述电容C41接地，所述电感L41的另一端与所述变容二极管VD2的阳极之间的公共端电连接在所述压控振荡芯片O2的谐振输入引脚上，所述变容二极管VD1的阴极与所述变容二极管VD2的阴极电连接，所述电阻R41的一端电连接在所述变容二极管VD1的阴极与所述变容二极管VD2的阴极之间的公共端上，所述电阻R41的另一端分别通过所述电阻R42、所述电容C42和所述电容C43接地，所述压控振荡芯片O2的电源引脚通过所述电容C44接地，所述压控振荡芯片O2的电压输出引脚通过所述电容C45接地，所述双模锁相环频率合成芯片O1的鉴相输出引脚通过所述环路滤波电路电连接在所述变容二极管VD1的阴极与所述变容二极管VD2的阴极之间的公共端，所述变容二极管VD1的阴极与所述变容二极管VD2的阴极之间的公共端为所述压控谐振电路的输入端，所述压控振荡芯片O2的振荡信号输出引脚为所述压控谐振电路的输出端。

进一步，所述分频电路包括双模预置分频芯片O3、电容C51、电容C52、电容C53和电阻R51，所述双模预置分频芯片O3的电源引脚和开关控制引脚分别通过所述电容C51接地，所述双模预置分频芯片O3的输入引脚通过所述电容C52接地，所述双模预置分频芯片O3的模式控制引脚与所述双模锁相环频率合成芯片O1的模式控制引脚电连接，所述双模预置分频芯片O3的振荡信号输入引脚通过所述电容C53与所述压控振荡芯片O2的振荡信号输出引脚电连接，所述双模预置分频芯片O3的分频信号输出引脚与所述双模锁相环频率合成芯片O1的分频信号输入引脚电连接，所述双模预置分频芯片O3的分频信号输出引脚还通过所述电阻R51接地。

进一步，所述功率放大电路包括NPN型三级管Q、电容C61、电阻R61、电阻R62、电容C62、电容C63、电感L61、电阻R63、电容C64和阻抗变换电路，所述电容C61的两端分别与所述压控振荡芯片O2的振荡信号输出引脚和所述NPN型三级管Q的基极电连接，所述电阻R61的一端和所述电阻R62的一端分别电连接在所述电容C61与所述NPN型三级管Q的基极之间的公共端上，所述电阻R61的另一端电连接在并联的所述电容C62与所述电感L61之间的第一公共端上，所述电容C62与所述电感L61之间的第一公共端通过所述电容C63接地，所述电容C62与所述电感L61之间的第二公共端电连接在所述NPN型三级管Q的集电极上，所述电阻R62的另一端接地，所述NPN型三级管Q的发射极通过并联的所述电阻R63和所述电容C64接地，所述阻抗变换电路与所述电感L61耦合并与所述射频天线电连接。

进一步，所述阻抗变换电路包括电感L651、电感L652、电感L653、电容C651、电阻R651、电阻R652、电容C652和电容C653,所述电感L651、所述电感L652、所述电感L653、所述电容C651、所述电阻R651和所述电阻R652依次串联，所述电容C652并联在所述电阻R652的两端，所述电容C653的一端电连接在所述电感L651与所述电感L652之间的公共端上，所述电容C653的另一端电连接在所述电阻R651与所述电阻R652之间的公共端上，所述电感L651与所述电感L61耦合，所述电感L651与所述电阻R652之间的公共端电连接在所述射频天线上。

本实用新型提供的抗干扰单工射频发射电路的有益效果是：双模锁相环频率合成芯片通过锁定检测引脚将锁定检测信号输入至锁相显示电路，通过锁相检测信号驱使锁相显示电路呈现出环路锁相状态，增强了抗干扰单工射频发射电路提供环路锁相状态的输出能力，通过双模锁相环频率合成芯片、晶振滤波电路、环路滤波电路、压控谐振电路、分频电路、功率放大电路和射频天线配合稳定地发射射频信号，提升了抗干扰单工射频发射电路的抗干扰性和稳定性，提高了电路输出性能。

附图说明

图1为本实用新型提供的一种抗干扰单工射频发射电路的示意图。

附图中，各标号所代表的部件列表如下：

1-晶振滤波电路，2-锁相显示电路，3-环路滤波电路，4-压控谐振电路，5-分频电路，6-功率放大电路，7-射频天线，65-阻抗变换电路。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围，相同部件的附图标记保持一致。

如图1所示，抗干扰单工射频发射电路包括双模锁相环频率合成芯片O1、晶振滤波电路1、锁相显示电路2、环路滤波电路3、压控谐振电路4、分频电路5、功率放大电路6和射频天线7。

在双模锁相环频率合成芯片O1的振荡输入引脚OSCIN和振荡输出引脚OSCOUT电连接有晶振滤波电路1，双模锁相环频率合成芯片O1的锁定检测引脚LD通过锁相显示电路2接地，双模锁相环频率合成芯片O1的鉴相输出引脚Φr和鉴相输出引脚Φv分别通过环路滤波电路3与压控谐振电路4的输入端电连接，压控谐振电路4的输出端通过分频电路5与双模锁相环频率合成芯片O1的分频信号输入引脚VCO电连接，压控谐振电路4的输出端还通过功率放大电路6与射频天线7电连接。

晶振滤波电路1包括晶振Z11、电容C11、电容C12和电阻R11，电容C11与电容C12串联后晶振Z11与并联，电容C11与电容C12之间的公共端接地，电阻R11的一端电连接在电容C12与晶振Z11之间的公共端上，晶振Z11与电容C11之间的公共端电连接在双模锁相环频率合成芯片O1的振荡输入引脚OSCIN上，电阻R11的另一端电连接在双模锁相环频率合成芯片O1的振荡输出引脚OSCOUT上。

锁相显示电路2包括发光元件LED和电阻R21，电阻R21的两端分别与双模锁相环频率合成芯片O1的锁定检测引脚LD和发光元件LED的正级电连接，发光元件LED的负极接地。

当环路锁定时，锁定检测引脚LD输出高电平，发光元件LED发光，发光元件LED处在发光状态即指示环路锁定状态，当环路失锁时，锁定检测引脚LD输出低电平，发光元件LED停止发光，发光元件LED处在停止发光即指示环路失锁状态，实现以简单电路呈现环路锁相状态，便于用户直观了解环路锁相状态，提高了用户体验，节省了电路成本，例如：发光元件LED可以采用单基色LED灯或三基色LED灯。

环路滤波电路3包括电阻R31、电阻R32、电容C31、放大器U31、电阻R33、电阻R34、电容C32、电容C33、电阻R35、电阻R36、电阻R37、电容C34、电容C35、电感L31、电容C36、电容C37和电阻R38。

电容C31的一端通过电阻R31与双模锁相环频率合成芯片O1的鉴相输出引脚Φr电连接，电容C31的另一端通过电阻R32与双模锁相环频率合成芯片O1的鉴相输出引脚Φv，放大器U31的反相输入端与电容C31的一端电连接，放大器U31的反相输入端还通过串联的电阻R33和电容C32与电阻R35电连接，放大器U31的正相输入端与电容C31的另一端电连接，放大器U31的正相输入端还通过串联的电阻R34和电容C33接地，放大器U31的输出端通过电阻R35与电阻R36电连接，电阻R35与电阻R36之间的公共端通过串联的电阻R37和电容C34接地，电感L31的一端与电阻R36电连接，电感L31与电阻R36之间的公共端通过电容C35接地，电感L31的另一端通过电阻R38电连接在压控谐振电路4的输入端上，电阻R38的两端分别通过电容C36和电容C37接地。

压控谐振电路4包括压控振荡芯片O2、电感L41、变容二极管VD1、变容二极管VD2、电阻R41、电阻R42、电容C41、电容C42、电容C43、电容C44和电容C45，电感L41的两端分别与变容二极管VD1的阳级和变容二极管VD2的阳极电连接，电感L41的一端与变容二极管VD1的阳极之间的公共端电连接在压控振荡芯片O2的偏压输出引脚BIAS上，电感L41的一端与变容二极管VD1的阳极之间的公共端还通过电容C41接地，电感L41的另一端与变容二极管VD2的阳极之间的公共端电连接在压控振荡芯片O2的谐振输入引脚TANK上，变容二极管VD1的阴极与变容二极管VD2的阴极电连接，电阻R41的一端电连接在变容二极管VD1的阴极与变容二极管VD2的阴极之间的公共端上，电阻R41的另一端分别通过电阻R42、电容C42和电容C43接地，压控振荡芯片O2的两个电源引脚VCC通过电容C44接地，压控振荡芯片O2的电压输出引脚AGC通过电容C45接地，双模锁相环频率合成芯片O1的鉴相输出引脚Φr和鉴相输出引脚Φv通过环路滤波电路3电连接在变容二极管VD1的阴极与变容二极管VD2的阴极之间的公共端上，变容二极管VD1的阴极与变容二极管VD2的阴极之间的公共端为压控振荡芯片O2的输入端，压控振荡芯片O2的振荡信号输出引脚OUT为压控谐振电路4的输出端。

分频电路5包括双模预置分频芯片O3、电容C51、电容C52、电容C53和电阻R51，双模预置分频芯片O3的电源引脚VCC和开关控制引脚SW分别通过电容C51接地，双模预置分频芯片O3的输入引脚IN通过电容C52接地，双模预置分频芯片O3的模式控制引脚MC与双模锁相环频率合成芯片O1的模式控制引脚MC电连接，双模预置分频芯片O3的振荡信号输入引脚IN通过电容C53与压控振荡芯片O2的振荡信号输出引脚OUT电连接，双模预置分频芯片O3的分频信号输出引脚OUT与双模锁相环频率合成芯片O1的分频信号输入引脚VCO电连接，双模预置分频芯片O3的分频信号输出引脚OUT还通过电阻R51接地。

功率放大电路6包括NPN型三级管Q、电容C61、电阻R61、电阻R62、电容C62、电容C63、电感L61、电阻R63、电容C64和阻抗变换电路65，电容C61的两端分别与压控振荡芯片O2的振荡信号输出引脚OUT和NPN型三级管Q的基极电连接，电阻R61的一端和电阻R62的一端分别电连接在电容C61与NPN型三级管Q的基极之间的公共端上，电阻R61的另一端电连接在并联的电容C62与所述电感L61之间的第一公共端上，电容C62与电感L61之间的第一公共端通过电容C63接地，电容C62与电感L61之间的第二公共端电连接在NPN型三级管Q的集电极上，电阻R62的另一端接地，NPN型三级管Q的发射极通过并联的电阻R63和电容C64接地，阻抗变换电路65与电感L61耦合并与射频天线7电连接。

阻抗变换电路65包括电感L651、电感L652、电感L653、电容C651、电阻R651、电阻R652、电容C652和电容C653,电感L651、电感L652、电感L653、电容C651、电阻R651和电阻R652依次串联，电容C652并联在电阻R652的两端，电容C653的一端电连接在电感L651与电感L652之间的公共端上，电容C653的另一端电连接在电阻R651与电阻R652之间的公共端上，电感L651与电感L61耦合，电感L651与电阻R652之间的公共端电连接在射频天线7上。

需要说明的是，本实用新型提供的实施例仅涉及产品构造的改进，不涉及软件程序的改进，以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种抗干扰单工射频发射电路，其特征在于，包括双模锁相环频率合成芯片O1、晶振滤波电路(1)、锁相显示电路(2)、环路滤波电路(3)、压控谐振电路(4)、分频电路(5)、功率放大电路(6)和射频天线(7)，在所述双模锁相环频率合成芯片O1的振荡输入引脚和振荡输出引脚之间电连接有所述晶振滤波电路(1)，所述双模锁相环频率合成芯片O1的锁定检测引脚通过所述锁相显示电路(2)接地，所述双模锁相环频率合成芯片O1的鉴相输出引脚通过所述环路滤波电路(3)与所述压控谐振电路(4)的输入端电连接，所述压控谐振电路(4)的输出端通过所述分频电路(5)与所述双模锁相环频率合成芯片O1的分频信号输入引脚电连接，所述压控谐振电路(4)的输出端还通过所述功率放大电路(6)与所述射频天线(7)电连接。

2.根据权利要求1所述的抗干扰单工射频发射电路，其特征在于，所述晶振滤波电路(1)包括晶振Z11、电容C11、电容C12和电阻R11，所述电容C11与所述电容C12串联后与所述晶振Z11并联，所述电容C11与所述电容C12之间的公共端接地，所述电阻R11的一端电连接在所述电容C12与所述晶振Z11之间的公共端上，所述晶振Z11与所述电容C11之间的公共端电连接在所述双模锁相环频率合成芯片O1的振荡输入引脚上，所述电阻R11的另一端电连接在所述双模锁相环频率合成芯片O1的振荡输出引脚上。

3.根据权利要求1所述的抗干扰单工射频发射电路，其特征在于，所述锁相显示电路(2)包括发光元件LED和电阻R21，所述电阻R21的两端分别与所述双模锁相环频率合成芯片O1的锁定检测引脚和所述发光元件LED的正级电连接，所述发光元件LED的负极接地。

4.根据权利要求1-3任一项所述的抗干扰单工射频发射电路，其特征在于，所述压控谐振电路(4)包括压控振荡芯片O2、电感L41、变容二极管VD1、变容二极管VD2、电阻R41、电阻R42、电容C41、电容C42、电容C43、电容C44和电容C45，所述电感L41的两端分别与所述变容二极管VD1的阳级和所述变容二极管VD2的阳极电连接，所述电感L41的一端与所述变容二极管VD1的阳极之间的公共端电连接在所述压控振荡芯片O2的偏压输出引脚上，所述电感L41的一端与所述变容二极管VD1的阳极之间的公共端还通过所述电容C41接地，所述电感L41的另一端与所述变容二极管VD2的阳极之间的公共端电连接在所述压控振荡芯片O2的谐振输入引脚上，所述变容二极管VD1的阴极与所述变容二极管VD2的阴极电连接，所述电阻R41的一端电连接在所述变容二极管VD1的阴极与所述变容二极管VD2的阴极之间的公共端上，所述电阻R41的另一端分别通过所述电阻R42、所述电容C42和所述电容C43接地，所述压控振荡芯片O2的电源引脚通过所述电容C44接地，所述压控振荡芯片O2的电压输出引脚通过所述电容C45接地，所述双模锁相环频率合成芯片O1的鉴相输出引脚通过所述环路滤波电路(3)电连接在所述变容二极管VD1的阴极与所述变容二极管VD2的阴极之间的公共端上，所述变容二极管VD1的阴极与所述变容二极管VD2的阴极之间的公共端为所述压控谐振电路(4)的输入端，所述压控振荡芯片O2的振荡信号输出引脚为所述压控谐振电路(4)的输出端。

5.根据权利要求4所述的抗干扰单工射频发射电路，其特征在于，所述分频电路(5)包括双模预置分频芯片O3、电容C51、电容C52、电容C53和电阻R51，所述双模预置分频芯片O3的电源引脚和开关控制引脚分别通过所述电容C51接地，所述双模预置分频芯片O3的输入引脚通过所述电容C52接地，所述双模预置分频芯片O3的模式控制引脚与所述双模锁相环频率合成芯片O1的模式控制引脚电连接，所述双模预置分频芯片O3的振荡信号输入引脚通过所述电容C53与所述压控振荡芯片O2的振荡信号输出引脚电连接，所述双模预置分频芯片O3的分频信号输出引脚与所述双模锁相环频率合成芯片O1的分频信号输入引脚电连接，所述双模预置分频芯片O3的分频信号输出引脚还通过所述电阻R51接地。

6.根据权利要求4所述的抗干扰单工射频发射电路，其特征在于，所述功率放大电路(6)包括NPN型三级管Q、电容C61、电阻R61、电阻R62、电容C62、电容C63、电感L61、电阻R63、电容C64和阻抗变换电路(65)，所述电容C61的两端分别与所述压控振荡芯片O2的振荡信号输出引脚和所述NPN型三级管Q的基极电连接，所述电阻R61的一端和所述电阻R62的一端分别电连接在所述电容C61与所述NPN型三级管Q的基极之间的公共端上，所述电阻R61的另一端电连接在并联的所述电容C62与所述电感L61之间的第一公共端上，所述电容C62与所述电感L61之间的第一公共端通过所述电容C63接地，所述电容C62与所述电感L61之间的第二公共端电连接在所述NPN型三级管Q的集电极上，所述电阻R62的另一端接地，所述NPN型三级管Q的发射极通过并联的所述电阻R63和所述电容C64接地，所述阻抗变换电路(65)与所述电感L61耦合并与所述射频天线(7)电连接。

7.根据权利要求6所述的抗干扰单工射频发射电路，其特征在于，所述阻抗变换电路(65)包括电感L651、电感L652、电感L653、电容C651、电阻R651、电阻R652、电容C652和电容C653,所述电感L651、所述电感L652、所述电感L653、所述电容C651、所述电阻R651和所述电阻R652依次串联，所述电容C652并联在所述电阻R652的两端，所述电容C653的一端电连接在所述电感L651与所述电感L652之间的公共端上，所述电容C653的另一端电连接在所述电阻R651与所述电阻R652之间的公共端上，所述电感L651与所述电感L61耦合，所述电感L651与所述电阻R652之间的公共端电连接在所述射频天线(7)上。