CN210628286U - 封装结构及具有其的封装体 - Google Patents

封装结构及具有其的封装体 Download PDF

Info

Publication number
CN210628286U
CN210628286U CN201921749923.1U CN201921749923U CN210628286U CN 210628286 U CN210628286 U CN 210628286U CN 201921749923 U CN201921749923 U CN 201921749923U CN 210628286 U CN210628286 U CN 210628286U
Authority
CN
China
Prior art keywords
circuit board
passive component
flexible circuit
chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921749923.1U
Other languages
English (en)
Inventor
陈春燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Qizhong Technology Co ltd
Chipmore Technology Corp Ltd
Original Assignee
Beijing Eswin Technology Co Ltd
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Technology Co Ltd, Chipmore Technology Corp Ltd filed Critical Beijing Eswin Technology Co Ltd
Priority to CN201921749923.1U priority Critical patent/CN210628286U/zh
Application granted granted Critical
Publication of CN210628286U publication Critical patent/CN210628286U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型揭示了一种封装结构及具有其的封装体，所述封装结构包括：柔性线路板；电性连接且叠装设置于所述柔性线路板上的芯片；电性连接且设置于所述芯片上的无源组件；其中，所述无源组件设置于芯片贴近所述柔性线路板的一面，所述柔性线路板对应所述无源组件的位置贯通开设至少一个通孔，所述无源组件通过所述通孔曝露于所述柔性线路板之外。本实用新型的封装结构及具有其的封装体，通过在柔性线路板的引脚结合区开设通孔，并将电性连接在芯片上的无源组件通过通孔曝露于柔性线路板之外，可以使封装后的封装结构整体面积减小，进一步的，也可以使具有该封装结构的封装体的面积和厚度均减小。

Description

封装结构及具有其的封装体
技术领域
本实用新型属于半导体制造领域，尤其涉及一种封装结构及具有其的封装体。
背景技术
目前，液晶显示器发展迅速，高清、高频显示器已进入主流市场，作为液晶显示器的重要模块组成的芯片封装结构也面临升级和换代。现有技术中，涉及的封装体包括：基板，以叠装在基板上的封装结构，所述封装结构如图1所示，其包括：柔性线路板10，分别电性连接且独立叠装设置于所述柔性线路板10上的芯片30和无源组件50。
现有技术中，由于芯片和无源组件独立封装于柔性线路板上，如此，柔性线路板的面积需要做的很大，另外，封装结构叠加于基板使，柔性线路板需要弯曲，由于柔性线路板的引脚接合区域外存在无源组件，如此，其在高度上也需要占用一定空间，进而间接增加封装体的厚度，浪费材料及增加制造成本。
实用新型内容
本实用新型的目的在于提供一种封装结构及具有其的封装体。
为了实现上述实用新型目的之一，本实用新型一实施方式提供一种封装结构，其包括：柔性线路板；
电性连接且叠装设置于所述柔性线路板上的芯片；
电性连接且设置于所述芯片上的无源组件；
其中，所述无源组件设置于芯片贴近所述柔性线路板的一面，所述柔性线路板对应所述无源组件的位置贯通开设至少一个通孔，所述无源组件通过所述通孔曝露于所述柔性线路板之外。
作为本实用新型一实施方式的进一步改进，所述芯片通过若干导电凸块电性连接于所述柔性线路板；且通过所述导电凸块间隔使所述芯片与所述柔性线路板之间形成容置空间。
作为本实用新型一实施方式的进一步改进，所述无源组件包括：微透镜、电容、电感至少其中之一；
所述导电凸块由金，铜和锡的复合材料，铜、镍和金的复合材料至少其中一种制成。
作为本实用新型一实施方式的进一步改进，所述无源组件设置于所述容置空间内。
作为本实用新型一实施方式的进一步改进，所述无源组件设置于所述容置空间并延伸至所述通孔内。
作为本实用新型一实施方式的进一步改进，所述无源组件设置于所述容置空间并通过所述通孔延伸到所述柔性线路板远离所述芯片的一面之外。
作为本实用新型一实施方式的进一步改进，所述导电凸块形成导电引脚，所述容置空间对应所有导电引脚的内接合区设置。
作为本实用新型一实施方式的进一步改进，所述通孔在所述内接合区设置为1个。
作为本实用新型一实施方式的进一步改进，所述通孔在所述内接合区对应每一无源组件均设置为1个。
为了实现上述实用新型目的另一，本实用新型一实施方式提供一种封装体，其包括：基板，以及叠装设置于所述基板上、且如上所述的封装结构。
与现有技术相比，本实用新型的封装结构及具有其的封装体，通过在柔性线路板的引脚结合区开设通孔，并将电性连接在芯片上的无源组件通过通孔曝露于柔性线路板之外，可以使封装后的封装结构整体面积减小，进一步的，也可以使具有该封装结构的封装体的面积和厚度均减小。
附图说明
图1为本实用新型背景技术涉及的封装结构的结构示意图；
图2、图3分别为本实用新型一实施方式涉及的封装结构的不同角度的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
需要说明的是，本文使用的例如“上”、“下”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括封装结构在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下表面的单元将位于其他单元或特征“上表面”。因此，示例性术语“下表面”可以囊括上表面和下表面这两种方位。封装结构可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。
结合图2、图3所示，本实用新型一实施方式提供一种封装结构，所述封装结构包括：柔性线路板10；电性连接且叠装设置于所述柔性线路板10上的芯片30；电性连接且设置于所述芯片30上的无源组件50；其中，所述无源组件50设置于芯片30贴近所述柔性线路板10的一面，所述柔性线路板10对应所述无源组件50的位置贯通开设至少一个通孔11，所述无源组件50通过所述通孔11曝露于所述柔性线路板10之外。
本实用新型一具体示例中，所述无源组件50为感光元件、射频发射元件等，其安装需求需要曝露在柔性线路板10的外侧，例如：微透镜、电容、电感等元器件。
所述芯片30通过若干导电凸块70电性连接于所述柔性线路板10；且通过所述导电凸块70间隔使所述芯片30与所述柔性线路板10之间形成容置空间。当然，在本实用新型的其他实施方式中，所述导电凸块70也可以替换为焊线，在此不做进一步的赘述。
所述导电凸块70为导电金属材质，例如：由金，铜和锡的复合材料，铜、镍和金的复合材料等制成，用于连接所述芯片30和所述柔性线路板10，以使其之间电性导通。
本实用新型较佳实施方式中，所述导电凸块70形成导电引脚，所述容置空间对应所有导电引脚的内接合区设置。需要说明的是，在本实用新型具体实施方式中，将柔性线路板10上，导电引脚之间的区域称之为内接合区，将导电引脚之外的区域称之为外接合区。
本实用新型较佳实施方式中，所述通孔11在所述内接合区设置为1个，其通孔11的形状、大小、数量均不受限制，其形状例如：规则和/或不规则多边形，曲线形、圆形等；其大小只要保证将芯片30上的无源组件50全部曝露于柔性线路板10之外即可。
对于通孔11的数量，本实用新型较佳实施方式中，所述通孔11在所述内接合区设置为1个。本实用新型另一较佳实施方式中，所述通孔11在所述内接合区对应每一无源组件50均设置为1个。
另外，所述通孔11的开口尺寸可以在其延伸方向上保持不变或依次递减，在此不做进一步的赘述。
需要说明的是，柔性线路板10上具有线路，柔性线路板10开设通孔11的位置未设置线路，如此，开设通孔11后不会影响封装结构的电子性能。
本实用新型第一可实现方式中，所述无源组件50设置于所述容置空间内。
本实用新型第二可实现方式中，所述无源组件50设置于所述容置空间并延伸至所述通孔11内。
本实用新型第三可实现方式中，所述无源组件50设置于所述容置空间并通过所述通孔11延伸到所述柔性线路板10远离所述芯片30的一面之外。
相应的，本实用新型一实施方式提供一封装体，所述封装体包括：基板，以及叠装设置于所述基板上、且上所述的封装结构；所述基板例如：玻璃板，PCB板，所述封装结构与所述基板叠加时，所述封装结构中的柔性线路板10弯曲且设置于所述基板上，在本实用新型中，由于所述无源组件50设置于芯片30与所述柔性线路板10之间，如此，柔性线路板10的外引脚区可相应缩减，同时，柔性线路板10与基板叠装时，由于柔性线路板10的外引脚区不再设置无源组件50，如此，其高度也会相应降低，即减小整个封装体的厚度和体积。
另外，需要说明的是，本实用新型的上述封装结构，其工艺也与现有的封装结构的封装流程不同，由于本实用新型的无源组件50设置于芯片30与所述柔性线路板10之间，且设置于所述柔性线路板10的开孔区域，如此，无源组件50需要先电性连接于芯片30，再将其整体贴装在已经开孔的柔性电路板上；也可以先将芯片30贴装于已经开孔或未开孔的柔性线路板10上，之后，在柔性线路板10具有通孔11后，再将无源组件50电性连接在所述芯片30上；如此，以形成本实用新型的封装结构。
综上所述，本实用新型的封装结构及具有其的封装体，通过在柔性线路板的引脚结合区开设通孔，并将电性连接在芯片上的无源组件通过通孔曝露于柔性线路板之外，可以使封装后的封装结构整体面积减小，进一步的，也可以使具有该封装结构的封装体的面积和厚度均减小。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种封装结构，其特征在于，所述封装结构包括：
柔性线路板；
电性连接且叠装设置于所述柔性线路板上的芯片；
电性连接且设置于所述芯片上的无源组件；
其中，所述无源组件设置于芯片贴近所述柔性线路板的一面，所述柔性线路板对应所述无源组件的位置贯通开设至少一个通孔，所述无源组件通过所述通孔曝露于所述柔性线路板之外。
2.根据权利要求1所述的封装结构，其特征在于，所述芯片通过若干导电凸块电性连接于所述柔性线路板；且通过所述导电凸块间隔使所述芯片与所述柔性线路板之间形成容置空间。
3.根据权利要求2所述的封装结构，其特征在于，所述无源组件包括：微透镜、电容、电感至少其中之一；
所述导电凸块由金，铜和锡的复合材料，铜、镍和金的复合材料至少其中一种制成。
4.根据权利要求2所述的封装结构，其特征在于，所述无源组件设置于所述容置空间内。
5.根据权利要求2所述的封装结构，其特征在于，所述无源组件设置于所述容置空间并延伸至所述通孔内。
6.根据权利要求2所述的封装结构，其特征在于，所述无源组件设置于所述容置空间并通过所述通孔延伸到所述柔性线路板远离所述芯片的一面之外。
7.根据权利要求2所述的封装结构，其特征在于，所述导电凸块形成导电引脚，所述容置空间对应所有导电引脚的内接合区设置。
8.根据权利要求7所述的封装结构，其特征在于，所述通孔在所述内接合区设置为1个。
9.根据权利要求8所述的封装结构，其特征在于，所述通孔在所述内接合区对应每一无源组件均设置为1个。
10.一种封装体，其特征在于，所述封装体包括：基板，以及叠装设置于所述基板上、且如权利要求1至9任一项所述的封装结构。
CN201921749923.1U 2019-10-18 2019-10-18 封装结构及具有其的封装体 Active CN210628286U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921749923.1U CN210628286U (zh) 2019-10-18 2019-10-18 封装结构及具有其的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921749923.1U CN210628286U (zh) 2019-10-18 2019-10-18 封装结构及具有其的封装体

Publications (1)

Publication Number Publication Date
CN210628286U true CN210628286U (zh) 2020-05-26

Family

ID=70751199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921749923.1U Active CN210628286U (zh) 2019-10-18 2019-10-18 封装结构及具有其的封装体

Country Status (1)

Country Link
CN (1) CN210628286U (zh)

Similar Documents

Publication Publication Date Title
US10879219B2 (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
US9349708B2 (en) Chip stacked package structure and electronic device
US7378726B2 (en) Stacked packages with interconnecting pins
US7352058B2 (en) Methods for a multiple die integrated circuit package
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
CN108231701B (zh) 无线封装模块及其制作方法
US20030003705A1 (en) Vertical electronic circuit package and method of fabrication therefor
US20090032927A1 (en) Semiconductor substrates connected with a ball grid array
JP6129415B2 (ja) 着脱型電気接続構造とこれを具備した電気接続用コネクター、半導体パッケージ組立体および電子機器
US20080157295A1 (en) Methods and apparatus for multichip module packaging
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US9899341B2 (en) Antenna on integrated circuit package
KR20120040619A (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
JP2005521228A (ja) 横方向接続キャパシタを有する電子アセンブリ及びその製造方法
US20140291818A1 (en) Integrated Circuit Device Facilitating Package on Package Connections
US20190182955A1 (en) Replaceable on-package memory devices
CN210628286U (zh) 封装结构及具有其的封装体
US20190221488A1 (en) Module installation on printed circuit boards with embedded trace technology
CN100392849C (zh) 封装体及封装体模块
US9101058B2 (en) IC package and assembly
KR102409692B1 (ko) 통신 모듈
EP2061289A1 (en) Interconnection of embedded passive components and substrates
US10971455B2 (en) Ground shield plane for ball grid array (BGA) package

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee after: Xi'an yisiwei Material Technology Co.,Ltd.

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee before: Beijing yisiwei Material Technology Co.,Ltd.

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee after: Beijing yisiwei Material Technology Co.,Ltd.

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee before: Beijing yisiwei Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210625

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee after: Hefei Qizhong Sealing Technology Co.,Ltd.

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee before: Xi'an yisiwei Material Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee after: Hefei Qizhong Technology Co.,Ltd.

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Patentee before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee before: Hefei Qizhong Sealing Technology Co.,Ltd.