CN210573747U - Cmos数据故障清除电路、系统及电脑主机 - Google Patents

Abstract

本申请涉及一种CMOS数据故障清除电路、系统及电脑主机，CMOS数据故障清除电路设置有第一场效应管和第二场效应管。本申请实施例CMOS数据故障清除电路第一场效应管的栅极与前置面板集线器的电源开关信号端连接。第一场效应管的漏极与CMOS芯片的数据故障清除端口连接。第二场效应管产生低电平信号并通过第二场效应管的漏极发送至CMOS芯片的数据故障清除端口，便可实现对于CMOS芯片的数据故障消除的目的。本申请CMOS数据故障清除电路在使用全程无需拆开电脑机箱，并人工找寻Clear CMOS插脚，操作简单方便。本申请CMOS数据故障清除电路解决了现有技术中存在的对于数据丢失故障的维修方法复杂的技术问题，达到了简单方便清除CMOS数据故障的效果。

Description

CMOS数据故障清除电路、系统及电脑主机

技术领域

本申请涉及电子电路技术领域，特别是涉及一种CMOS数据故障清除电路、系统及电脑主机。

背景技术

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体) 是指电脑主板上的一块可读写的RAM芯片，用来保存BIOS(Basic Input Output System，基本输入输出系统)的硬件配置和用户对某些参数的设定。CMOS可由电脑主板的电池供电，即使系统掉电，信息也不会丢失。电脑主板在正常使用过程中，通常会因为用户在BIOS界面内选项参数设置，又或者静电等原因导致CMOS中出现数据丢失故障。

针对数据丢失故障的维修手段一般是打开电脑机箱，找到Clear CMOS的插针，对Clear CMOS的两个插针进行短接放电3～5秒，从而消除数据丢失故障。现有技术中对于数据丢失故障的维修需手动拆开电脑机箱，并找寻Clear CMOS，维修方法复杂。

实用新型内容

基于此，有必要针对现有技术中对于数据丢失故障的维修需手动拆开电脑机箱，并找寻Clear CMOS，维修方法复杂的问题，提供一种CMOS数据故障清除电路、系统及电脑主机。

一种CMOS数据故障清除电路，包括：

第一场效应管，所述第一场效应管的源极接地，所述第一场效应管的栅极用于与前置面板集线器的电源开关信号端连接；

第二场效应管，所述第二场效应管的栅极与所述第一场效应管的漏极连接，所述第二场效应管的漏极与CMOS芯片的数据故障清除端口连接，所述第二场效应管的源极用于与所述前置面板集线器的电源开关信号端连接，所述第二场效应管的漏极用于输出低电平信号。

在其中一个实施例中，所述CMOS数据故障清除电路，还包括：

延时电路，所述延时电路的一端用于与前置面板集线器的电源开关信号端连接，另一端与所述第一场效应管的栅极连接。

在其中一个实施例中，所述延时电路包括：

电阻，一端用于与前置面板集线器的电源开关信号端连接，另一端与所述第一场效应管的栅极连接；

电容，一端与所述第一场效应管的栅极连接，另一端接地。

在其中一个实施例中，所述CMOS数据故障清除电路，还包括：

第一电平输出电路，所述第一电平输出电路连接于所述第一场效应管的漏极与所述第二场效应管的栅极之间，用于提供第一高电平并输送至所述第二场效应管的栅极之间的电压。

一种CMOS数据故障清除系统，包括：

上述的CMOS数据故障清除电路；

CMOS芯片；所述第二场效应管的漏极与所述CMOS芯片的数据故障清除端口连接；

前置面板集线器，所述第一场效应管的栅极与所述前置面板集线器的电源开关信号端连接。

在其中一个实施例中，所述第二场效应管的源极与所述前置面板集线器的电源开关信号端连接。

在其中一个实施例中，所述CMOS数据故障清除系统，还包括：

滤波电路，连接于所述前置面板集线器的电源开关信号端与所述第二场效应管的源极之间，用于稳定所述前置面板集线器与所述CMOS数据故障清除电路之间的电压。

在其中一个实施例中，所述滤波电路包括：

第一二极管，所述第一二极管的正极与所述前置面板集线器的电源开关信号端连接，所述第一二极管的负极连接有一高电压信号消除电路；

第二二极管，所述第二二极管的正极接地，所述第二二极管的负极与所述第一二极管的正极连接。

在其中一个实施例中，所述的CMOS数据故障清除系统还包括：

第二电平输出电路，所述第二电平输出电路连接于所述前置面板集线器的电源开关信号端与所述第二场效应管的源极之间，用于提供第二高电平。

一种电脑主机，包括如上述的CMOS数据故障清除系统。

本申请实施例提供了一种CMOS数据故障清除电路、系统及电脑主机，所述CMOS数据故障清除电路设置有第一场效应管和第二场效应管。电脑开机时会触动所述前置面板集线器的电源开关信号端产生低电平信号，本申请实施例所述CMOS数据故障清除电路所述第一场效应管的栅极与前置面板集线器的电源开关信号端连接。同时，所述第一场效应管的漏极连接有所述第二场效应管，所述第一场效应管的漏极与CMOS芯片的数据故障清除端口连接。所述第二场效应管产生低电平信号并通过所述第二场效应管的漏极发送至所述CMOS芯片的数据故障清除端口，便可实现对于CMOS芯片的数据故障消除的目的。本申请实施例所述CMOS数据故障清除电路在使用全程无需拆开电脑机箱，并人工找寻Clear CMOS插脚，操作简单方便。本申请实施例所述CMOS数据故障清除电路解决了现有技术中存在的对于数据丢失故障的维修方法复杂的技术问题，达到了简单方便清除CMOS数据故障的效果。

附图说明

图1为本申请一个实施例提供的CMOS数据故障清除电路示意图；

图2为本申请一个实施例提供的CMOS数据故障清除电路示意图；

图3为本申请一个实施例提供的CMOS数据故障清除系统示意图；

图4为本申请一个实施例提供的CMOS数据故障清除系统中滤波电路和第二电平输出电路示意图。

附图标记说明：

10、CMOS数据故障清除电路；100、第一场效应管；200、第二场效应管； 300、延时电路；310、电阻；320、电容；400、第一电平输出电路；20、CMOS 数据故障清除系统；21、CMOS芯片；22、前置面板集线器；500、滤波电路； 510、第一二极管510；520、第二二极管；600、第二电平输出电路。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请的CMOS数据故障清除电路、系统及电脑主机进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

本申请实施例提供了一种CMOS数据故障清除电路、系统及电脑主机，所述CMOS数据故障清除电路10可以应用于笔记本、台式电脑、一体机等。以下实施例以所述CMOS数据故障清除电路10应用于台式电脑的电脑主机为例，进行具体说明。

请参见图1，本申请一个实施例提供了一种CMOS数据故障清除电路10，包括：第一场效应管100和第二场效应管200。

所述第一场效应管100的源极接地，所述第一场效应管100的栅极用于与前置面板集线器22的电源开关信号端连接。所述第二场效应管200的栅极与所述第一场效应管100的漏极连接，所述第二场效应管200的漏极与CMOS芯片 21的数据故障清除端口连接，所述第二场效应管200的源极用于与所述前置面板集线器22的电源开关信号端连接，所述第二场效应管200的漏极用于输出低电平信号。

在本实施例中，所述第一场效应管100的栅极与前置面板集线器22的电源开关信号端的PW-引脚连接，所述第二场效应管200的源极与所述前置面板集线器22的电源开关信号端中的PW+引脚连接。所述第一场效应管100和所述第二场效应管200在本实施例中均作为功能开关使用。所述第一场效应管100导通时，所述第二场效应管200截止；所述第一场效应管100截止时，所述第二场效应管200导通。所述第一场效应管100的栅极用于与前置面板集线器22的电源开关信号端连接。在电脑开机时，通过开机键便可触动所述前置面板集线器22的电源开关信号端产生低电平信号，所述低电平信号传输至所述第一场效应管100的栅极。所述第一场效应管100和所述第二场效应管200可以为N型场效应管，也可以为P型场效应管，所述第一场效应管100与所述第二场效应管200可以相同也可以不同。在本实施例中，所述第一场效应管100与所述第二场效应管200只需要满足使得所述第二场效应管200的漏极可以输出低电平信号即可。所述低电平信号传输至所述CMOS芯片21的数据故障清除端口便可拉低所述CMOS芯片21的数据故障清除端口的RTCRST信号，实现对所述 CMOS芯片21故障数据的清除。

根据所述N型场效应管的特性：当所述N型场效应管的栅极输入高电平时，所述N型场效应管导通，并同时在漏极输出低电平；当所述N型场效应管的栅极输入低电平时，所述N型场效应管截止，并同时在漏极输出高电平。所述P 型场效应管的特性：当所述P型场效应管的栅极输入低电平时，所述P型场效应管导通，并同时在漏极输出高电平；当所述P型场效应管的栅极输入高电平时，所述P型场效应管截止，并同时在漏极输出低电平。因此，所述第一场效应管100和所述第二场效应管200可以为N型场效应管，也可以为P型场效应管。

当所述第一场效应管100和所述第二场效应管200均为N型场效应管时：

所述第一场效应管100的栅极输入所述低电平信号，所述第一场效应管100 截止并在所述第一场效应管100的漏极输出高电平信号。所述高电平信号传输至所述第二场效应管200的栅极，所述第二场效应管200导通，并在所述第二场效应管200的漏极输出低电平信号。

当所述第一场效应管100和所述第二场效应管200均为P型场效应管时：

所述第一场效应管100的栅极输入所述低电平信号，所述第一场效应管100 导通并在所述第一场效应管100的漏极输出高电平信号。所述高电平信号传输至所述第二场效应管200的栅极，所述第二场效应管200截止，并在所述第二场效应管200的漏极输出低电平信号。

同理，当所述第一场效应管100和所述第二场效应管200类型不同时，只要所述第一场效应管100的栅极输入低电平信号，所述第二场效应管200的漏极均可以输出低电平信号。所述第二场效应管200的漏极与CMOS芯片21的数据故障清除端口连接，所述低电平信号传输至所述CMOS芯片21的数据故障清除端口便可拉低所述CMOS芯片21的数据故障清除端口的RTCRST信号。所述RTCRST信号被拉低，即实现了对于所述CMOS芯片21的数据故障清除端口的放电。

本实施例提供发所述CMOS数据故障清除电路10的工作原理如下：

本实施例提供了一种CMOS数据故障清除电路10，所述CMOS数据故障清除电路10设置有第一场效应管100和第二场效应管200。在电脑开机时，启动开机键便可触动所述前置面板集线器22的电源开关信号端向所述第一场效应管100的栅极输入低电平信号，从而使得与所述第一场效应管100连接的所述第二场效应管200漏极输出低电平信号。所述第二场效应管200的漏极与CMOS 芯片21的数据故障清除端口连接，所述低电平信号传输至所述CMOS芯片21 的数据故障清除端口便可拉低所述CMOS芯片21的数据故障清除端口的RTCRST信号。所述RTCRST信号被拉低，即实现了对于所述CMOS芯片21 的数据故障清除端口的放电，达到了消除CMOS芯片21的数据故障目的。

本实施例提供了一种CMOS数据故障清除电路10，所述CMOS数据故障清除电路10设置有第一场效应管100和第二场效应管200。启动电脑开机键时，所述电脑开机键便会触动所述前置面板集线器22的电源开关信号端产生低电平信号。本实施例所述CMOS数据故障清除电路10的所述第一场效应管100的栅极与前置面板集线器22的电源开关信号端连接。同时，所述第一场效应管100 的漏极连接有所述第二场效应管200，所述第一场效应管100的漏极与CMOS 芯片21的数据故障清除端口连接。所述第二场效应管200产生低电平信号并通过所述第二场效应管200的漏极发送至所述CMOS芯片21的数据故障清除端口，便可实现对于CMOS芯片21的数据故障消除的目的。本实施例所述CMOS 数据故障清除电路10在使用全程无需拆开电脑机箱，人工找寻Clear CMOS插脚，操作简单方便。本实施例所述CMOS数据故障清除电路10解决了现有技术中存在的对于数据丢失故障的维修方法复杂的技术问题，达到了简单方便清除 CMOS数据故障的效果。

请参见图2，在一个申请实施例中提供了一种CMOS数据故障清除电路10，还包括：延时电路300。

所述延时电路300的一端用于与所述前置面板集线器22的电源开关信号端连接，输入低电平信号，另一端与所述第一场效应管100的栅极连接。所述延时电路300用于延时所述低电平信号的响应时间。在电脑开机时，通过启动电脑开机键便可触动所述前置面板集线器22的电源开关信号端产生低电平信号，所述低电平信号在启动电脑开机键的瞬时便会产生。因此，本实施例通过所述延时电路300对所述低电平信号进行延时处理，避免每次开机都会触发第一场效应管100，对所述CMOS芯片21进行CMOS数据故障清除工作。在本实施例中，通过所述延时电路300可以实现对于所述低电平信号的延时处理。例如：长按所述电脑开机键超过预设时间，所述第一场效应管100才可被触发，从而启动所述CMOS数据故障清除电路10对所述CMOS芯片21进行CMOS数据故障清除工作。当触发所述开机键少于预设时间时，所述延时电路300未完全响应，所述低电平信号无法传输至所述第一场效应管100。因此，在正常启动开机键时，用户按压所述电脑开机键时间较短，所以不会触发本实施例所述CMOS 数据故障清除电路10。在本实施例中，只有当长按所述电脑开机键超过预设时间时，所述CMOS数据故障清除电路10才会被启动，对所述CMOS数据故障进行清除。所述预设实际可以为1.5秒，也可以为2秒，但本实施例对于所述预设时间不作任何限定，可以根据实际情况具体设定。

所述延时电路300可以包括电阻310和电容320。所述电阻310一端与前置面板集线器22的电源开关信号端连接，另一端与所述第一场效应管100的栅极连接。所述电容320一端与所述第一场效应管100的栅极连接，另一端接地。所述延时电路300的延时时间通过所述电阻310和所述电容320共同决定。所述电容320的电容320值越大，充满所述电容320所需的电荷就越多，即，所述延时电路300的延时时间就越长。所述电阻310的阻值越大，所述延时电路 300中通过的电流就越小，则所述延时电路300的延时时间就越长。在本实施例中，对于所述电容320和所述电阻310的数量和具体型号、参数等均不做具体限定，可以根据实际情况具体设定。

在一个实施例中，所述的CMOS数据故障清除电路10，还包括：第一电平输出电路400。

所述第一电平输出电路400连接于所述第一场效应管100的漏极与所述第二场效应管200的栅极之间，用于提供第一高电平并输送至所述第二场效应管 200的栅极。当所述第一场效应管100出现故障时，所述第一电平输出电路400 提供所述第一高电平并输送至所述第二场效应管200的栅极。根据场效应管基本原理，所述第二场效应管200的漏极仍可以输出所述低电平信号，并输送至所述CMOS芯片21的数据故障清除端口，从而拉低所述CMOS芯片21的数据故障清除端口的RTCRST信号，实现对于所述CMOS芯片21的数据故障清除端口的放电。本实施例对于所述第一电平输出电路400不作任何限定，只需可以实现提供第一高电平并输送至所述第二场效应管200的栅极的功能即可。

请参见图3，本申请一个实施例提供一种CMOS数据故障清除系统20，包括：上述实施例的所述CMOS数据故障清除电路10、CMOS芯片21和前置面板集线器22。

所述CMOS数据故障清除电路10具有上述实施例所有的有益效果，在此不再赘述。

所述第二场效应管200的漏极与所述CMOS芯片21的数据故障清除端口连接。所述CMOS芯片21的数据故障清除端口为所述CMOS芯片21中的CLR_CMOS 跳线端口。所述CMOS芯片21属于RAM随机存取存储器中的一颗芯片，主要通过纽扣电池为所述CMOS芯片21的电路供电。所述CMOS芯片21包括有 CLR_CMOS跳线，所述CLR_CMOS跳线包括两个线桩：Pin1和Pin2。所述Pin2线桩接地，所述Pin1线桩分别与所述纽扣电池和所述第二场效应管200的栅极连接。在出现所述CMOS数据故障时，只需要对所述Pin2线桩对应的芯片端口进行放电即可消除所述CMOS数据故障。通过本实施所述CMOS数据故障清除电路10即可实现对于所述CMOS数据故障的消除。

所述前置面板集线器22为电脑主板核心芯片的发射指令接收/发射集成模块，包括九个引脚，分别为：用于连接硬盘指示灯的HD+和HD-引脚，用于接地的GND引脚，用于连接重启开关的RESET引脚，用于连接电源开关的PW+ 引脚和接地的PW-引脚等。所述第一场效应管100的栅极与所述前置面板集线器22的电源开关信号端连接，即本实施例中的所述PW+引脚。

在一个实施例中，所述第二场效应管200的源极与所述前置面板集线器22 的所述前置面板集线器22的电源开关信号端连接，即本实施中的所述PW+引脚连接，用于形成完整闭合回路。

请参见图4，在一个实施例中，所述CMOS数据故障清除系统20，还包括：滤波电路500。

所述滤波电路500连接于所述前置面板集线器22的电源开关信号端与所述第二场效应管200的源极之间。所述滤波电路500可以为直流滤波电路，所述滤波电路500可以包括：第一二极管510和第二二极管520。所述第一二极管 510的正极与所述前置面板集线器22的电源开关信号端连接，所述第一二极管 510的负极连接有一高电压信号消除电路。所述高电压消除电路用于提供一高电压，例如与待机电压3VSB相等或者略大于的电压，消除所述前置面板集线器 22输出的高电压信号等。所述第二二极管520的负极与所述第一二极管510的正极连接，所述第二二极管520的正极接地，用于消除所述前置面板集线器22 输出的低电压信号，例如静电等。

在一个实施例中，所述CMOS数据故障清除系统20，还包括：第二电平输出电路600。

所述第二电平输出电路600连接于所述前置面板集线器22的电源开关信号端与所述第二场效应管200的源极之间，用于提供第二高电平。所述第二电平输出电路600与所述第一电平输出电路400的工作原理与有益效果均相同，在此不再赘述。

本申请一个实施例提供一种电脑主机，包括上述的清除CMOS数据故障的系统。所述电脑主机具有上述实施例所有的有益效果，在此不再赘述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种CMOS数据故障清除电路，其特征在于，包括：

第一场效应管(100)，所述第一场效应管(100)的源极接地，所述第一场效应管(100)的栅极用于与前置面板集线器(22)的电源开关信号端连接；

第二场效应管(200)，所述第二场效应管(200)的栅极与所述第一场效应管(100)的漏极连接，所述第二场效应管(200)的漏极用于与CMOS芯片(21)的数据故障清除端口连接，所述第二场效应管(200)的源极用于与所述前置面板集线器(22)的电源开关信号端连接，所述第二场效应管(200)的漏极能够输出低电平信号。

2.根据权利要求1所述的CMOS数据故障清除电路，其特征在于，还包括：

延时电路(300)，所述延时电路(300)的一端用于与所述前置面板集线器(22)的电源开关信号端连接，另一端与所述第一场效应管(100)的栅极连接。

3.根据权利要求2所述的CMOS数据故障清除电路，其特征在于，所述延时电路(300)包括：

电阻(310)，一端用于与所述前置面板集线器(22)的电源开关信号端连接，另一端与所述第一场效应管(100)的栅极连接；

电容(320)，一端与所述第一场效应管(100)的栅极连接，另一端接地。

4.根据权利要求1所述的CMOS数据故障清除电路，其特征在于，还包括：

第一电平输出电路(400)，所述第一电平输出电路(400)连接于所述第一场效应管(100)的漏极与所述第二场效应管(200)的栅极之间，用于提供第一高电平并输送至所述第二场效应管(200)的栅极。

5.一种CMOS数据故障清除系统，其特征在于，包括：

如权利要求1-4任一项所述的CMOS数据故障清除电路(10)；

CMOS芯片(21)，所述第二场效应管(200)的漏极与所述CMOS芯片(21)的数据故障清除端口连接；

前置面板集线器(22)，所述第一场效应管(100)的栅极与所述前置面板集线器(22)的电源开关信号端连接。

6.根据权利要求5所述的CMOS数据故障清除系统，其特征在于，所述第二场效应管(200)的源极与所述前置面板集线器(22)的电源开关信号端连接。

7.根据权利要求5所述的CMOS数据故障清除系统，其特征在于，还包括：

滤波电路(500)，连接于所述前置面板集线器(22)的电源开关信号端与所述第二场效应管(200)的源极之间。

8.根据权利要求7所述的CMOS数据故障清除系统，其特征在于，所述滤波电路(500)包括：

第一二极管(510)，所述第一二极管(510)的正极与所述前置面板集线器(22)的电源开关信号端连接，所述第一二极管(510)的负极连接有一高电压信号消除电路；

第二二极管(520)，所述第二二极管(520)的正极接地，所述第二二极管(520)的负极与所述第一二极管(510)的正极连接。

9.根据权利要求5所述的CMOS数据故障清除系统，其特征在于，还包括：

第二电平输出电路(600)，所述第二电平输出电路(600)连接于所述前置面板集线器(22)的电源开关信号端与所述第二场效应管(200)的源极之间，用于提供第二高电平。

10.一种电脑主机，其特征在于，包括如权利要求5-9任一项所述的CMOS数据故障清除系统(20)。

Images