CN210429800U - 嵌入式、电磁异构集成无源网络、半导体器件和电子系统 - Google Patents

Abstract

本实用新型涉及半导体技术领域，公开了一种嵌入式、电磁异构集成无源网络、半导体器件和电子系统；所述嵌入式、电磁异构集成无源网络包括：基板，在基板中集成设置有多个磁环和绕设在磁环上的电感，而且基板上设置有具有预设图案的焊盘层，焊盘层一侧与各个电感分别连接，另一侧用于设置多个阻容元件，输入端口、输出端口和各个电感通过设置在焊盘层上的各个阻容元件形成通路；由于电感是绕设在磁环上并集成设置在基板中的，因此采用该无源网络能够有效减小滤波器、功分器、扼流器、耦合网络等半导体结构的体积；而且电感是立体的，Q值比较高，可以为芯片式滤波器Q值的五倍以上。

Description

嵌入式、电磁异构集成无源网络、半导体器件和电子系统

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种嵌入式、电磁异构集成无源网络、半导体器件和电子系统。

背景技术

LC滤波器由电容、电感两种元件组成，目前LC滤波器包括传统LC滤波器和芯片LC滤波器两种。

传统LC滤波器根据电路设计，将集总电感、独石电容焊接在电路板上，再安装于管壳中，从而实现滤波功能。该LC滤波器所用电感材料为铜漆包线，用机械的方法绕制成型，由于机械绕制，同规格电感的感值存在着较大的偏差，切电感之间存在互感影响。另外，该LC滤波器的生产流程为电路板烧焊、电容贴装、电感手工焊接、人工调试和封帽，而这些流程的完成需要大量的人力，成本较高且体积较大。

芯片LC滤波器采用GaAs(砷化镓)工艺技术，将电感和电容元件以分布参数的形式集成在基片上，用芯片的形式实现滤波器功能。但该LC滤波器的电容和电感元件均为平面二维结构，存在Q值较低的问题，无法满足高技术指标要求的场合。

实用新型内容

基于上述不足，本实用新型提供一种嵌入式、电磁异构集成无源网络、半导体器件和电子系统。

本实用新型实施例提供一种嵌入式、电磁异构集成无源网络，包括：

基板；

集成设置在所述基板中的多个磁环；

集成设置在所述基板中的多个电感，每个磁环对应一个电感，每个电感对应绕设在所述磁环上；其中，各个电感之间存在电磁互耦且物理上相互隔离；

设置在所述基板上侧面的具有预设图案的焊盘层，所述焊盘层一侧与各个电感分别连接，所述焊盘层的另一侧用于设置多个阻容元件；

分别设置在所述基板上的输入端口和输出端口；

其中，所述输入端口、所述输出端口和各个电感通过设置在所述焊盘层上的各个阻容元件形成通路。

可选的，所述电感包括输入匹配电感、输出匹配电感和一个以上的多级谐振电感；

所述输入匹配电感具有两个引出端，第一引出端连接所述输入端口，第二引出端用于与设置在所述焊盘层上与所述输入匹配电感位置对应区域中的阻容元件连接；

所述输出匹配电感具有两个引出端，第一引出端连接所述输出端口，第二引出端用于与设置在所述焊盘层上与所述输出匹配电感位置对应区域中的阻容元件连接；

所述多级谐振电感具有两个引出端，第一引出端用于与设置在所述焊盘层上与所述多级谐振电感位置对应区域中的阻容元件连接，第二引出端接地。

可选的，所述输入端口为设置在所述基板表面上的输入焊盘，所述输出端口为设置在所述基板表面上的输出焊盘；

所述输入焊盘与所述输入匹配电感的第一引出端连接，所述输出焊盘与所述输出匹配电感的第一引出端连接。

可选的，所述电感包括三个以上的多级谐振电感；

每个所述多级谐振电感具有两个引出端，第一引出端用于与设置在所述焊盘层上与所述多级谐振电感位置对应区域中的阻容元件连接，第二引出端接地；

所述输入端口和所述输出端口分别与所述焊盘层电连接。

可选的，所述焊盘层包括：

呈所述预设图案的第一区域，用于设置所述阻容元件；

围设在所述第一区域之外的第二区域，用于设置屏蔽结构；

其中，与所述第二区域对应的基板上设有用于接地的第一导电通道。

可选的，所述第一导电通道为贯穿所述基板的金属化孔；或

所述第一导电通道为包设在所述基板边缘上的金属壁，所述金属壁上边缘位于所述基板上侧，所述金属壁下边缘位于所述基板下侧；或

所述第一导电通道包括所述金属化孔和所述金属壁。

可选的，所述基板由上至下包括第一介质层、第二介质层和第三介质层；

所述焊盘区设置在所述第一介质层的上侧面；

各个所述磁环均设置在所述第二介质层中；

每个所述电感包括多个第二导电通道和多根电感微带线；

每个所述电感的一部分电感微带线设置在所述第二介质层的上侧面，另一部分电感微带线设置在所述第二介质层的下侧面；

每个所述电感的每根所述电感微带线的两端分别与两个所述第二导电通道连接；所述两个第二导电通道中的一个第二导电通道位于所述磁环内，另一个第二导电通道位于所述磁环外；每个所述电感的所有所述电感微带线通过对应的所述第二导电通道依次电连接，绕设在所述磁环上；

所述输入端口为设置在所述第三介质层下侧面上的输入焊盘，所述输出端口为设置在所述第三介质层下侧面上的输出焊盘；所述第三介质层的下侧面除去所述输入焊盘和所述输出焊盘之外的区域接地；或

所述输入端口为设置在所述第一介质层上侧面上的输入焊盘，所述输出端口为设置在所述第一介质层上侧面上的输出焊盘；所述第三介质层接地。

可选的，所述第二导电通道为金属化孔。

可选的，所述基板为陶瓷材质基板或PCB板；

其中，通过陶瓷基板工艺或PCB加工工艺将各个电感集成设置在所述基板中。

本实用新型实施例的第二方面提供一种半导体器件，包括上述任一种嵌入式、电磁异构集成无源网络。

本实用新型实施例的第三方面提供一种电子系统，包括上述任一种半导体器件。

采用上述技术方案所产生的有益效果在于：本实用新型实施例中，基板中集成设置有多个磁环和绕设在磁环上的电感，而且基板上设置有具有预设图案的焊盘层，焊盘层一侧与各个电感分别连接，另一侧用于设置多个阻容元件，输入端口、输出端口和各个电感通过设置在焊盘层上的各个阻容元件形成通路；由于电感是绕设在磁环上并集成设置在基板中的，因此采用该无源网络能够有效减小滤波器、功分器、扼流器、耦合网络等半导体结构的体积，例如滤波器可以达到传统滤波器体积的八分之一；而且电感是立体的，Q值比较高，例如滤波器可以为芯片式滤波器Q值的五倍以上；而且相对于传统半导体器件的生产效率较高，一致性好且可靠性更高。

附图说明

图1是本实用新型实施例嵌入式、电磁异构集成无源网络的结构示意图；

图2是图1的仰视图；

图3是本实用新型实施例中磁环及电感的结构示意图；

图4是本实用新型实施例中基板的结构示意图。

具体实施方式

为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参见图1至图4，本实用新型实施例中的嵌入式、电磁异构集成无源网络可以包括基板100、多个磁环400、多个电感、焊盘层200、输入端口和输出端口。

所述多个磁环400和所述多个电感均集成设置在所述基板100中，每个磁环400对应一个电感，每个电感绕设在对应的磁环上；其中，且各个电感之间存在电磁互感且物理上相互隔离。

所述焊盘层200设置在所述基板100上侧面，且具有预设图案，所述焊盘层200一侧与各个电感分别连接，所述焊盘层200的另一侧用于设置多个阻容元件。

所述输入端口和输出端口设置在所述基板100上，例如可以同时设置在基板100下侧面，也可以分别设置在基板100上侧面和下侧面，也可以同时设置在基板100上侧面，对此不予限制。所述输入端口、所述输出端口和各个电感通过设置在所述焊盘层200上的各个阻容元件形成通路。

上述嵌入式、电磁异构集成无源网络，基板100中集成设置有多个磁环和绕设在对应磁环上的电感，而且基板100上设置有具有预设图案的焊盘层200，焊盘层200一侧与各个电感分别连接，另一侧用于设置多个阻容元件，输入端口、输出端口和各个电感通过设置在焊盘层200上的各个阻容元件形成通路；由于电感是绕设在对应磁环上并和磁环一起集成设置在基板100中的，因此采用该无源网络能够有效减小滤波器、功分器、扼流器、耦合网络等半导体结构的体积，例如滤波器可以达到传统滤波器体积的八分之一；而且电感是立体设置在基板100中的，因此Q值比较高，例如滤波器可以为芯片式滤波器Q值的五倍以上；而且相对于传统半导体器件的生产效率较高，一致性好且可靠性更高。

本申请中把磁环埋置在基板中，利用PCB打孔工艺在磁环周围穿孔连接布置电感，从而实现电感及产品电性能。

参见图3，作为一种可实施方式，所述电感可以包括输入匹配电感301、输出匹配电感302和一个以上的多级谐振电感303。所述输入匹配电感301具有两个引出端，第一引出端连接所述输入端口，第二引出端用于与设置在所述焊盘层200上与所述输入匹配电感301位置对应区域中的阻容元件连接。所述输出匹配电感302具有两个引出端，第一引出端连接所述输出端口，第二引出端用于与设置在所述焊盘层200上与所述输出匹配电感302位置对应区域中的阻容元件连接。所述多级谐振电感303具有两个引出端，第一引出端用于与设置在所述焊盘层200上与所述多级谐振电感位置对应区域中的阻容元件连接，第二引出端接地。

可选的，所述输入端口可以为设置在所述基板表面上的输入焊盘101，所述输出端口可以为设置在所述基板表面上的输出焊盘102；所述输入焊盘101与所述输入匹配电感301的第一引出端连接，所述输出焊盘102与所述输出匹配电感302的第一引出端连接。其中，所述输入端口和所述输出端口可以均设置在基本100的下侧面，或所述输入端口和所述输出端口也可以分别设置在基板100上侧面和下侧面，或所述输入端口和所述输出端口也可以同时设置在基板100上侧面，或所述输入端口和所述输出端口也可以设置在基板100的四周侧面上。

作为另一种可实施方式，所述电感可以只包括三个以上的多级谐振电感。每个所述多级谐振电感具有两个引出端，第一引出端用于与设置在所述焊盘层200上与所述多级谐振电感位置对应区域中的阻容元件连接，第二引出端接地；所述输入端口和所述输出端口与所述焊盘区200电连接，例如所述输入端口和所述输出端口均设置在基板100的下侧面，所述输入端口和所述输出端口通过导电通道与焊盘层200连接。

一个实施例中，所述焊盘层200可以包括第一区域和第二区域。第一区域呈预设图案，用于设置所述阻容元件；第二区域围设在所述第一区域之外，用于设置滤波器的屏蔽结构；其中，与所述第二区域对应的基板100上设有用于接地的第一导电通道。

具体的，第二区域可以为闭合型区域或非闭合型区域；屏蔽结构可以为罩设在第二区域上的外框，也可以为罩设在第二区域之外且与第二区域接触的外框，本实施例中对该外框的材质不限。在电感包括输入匹配电感、输出匹配电感和一个以上的多级谐振电感时，第二区域为非闭合型区域，第一导电通道的个数为多个，各个第一导电通道开设在与第二区域对应的基板100上且贯穿基板100。

其中，所述第一导电通道可以为贯穿所述基板100的金属化孔；

所述第一导电通道也可以为包设在所述基板100边缘上的金属壁，所述金属壁的竖截面呈“C”型，所述金属壁上边缘位于所述基板100上侧，所述金属壁下边缘位于所述基板100下侧；

所述第一导电通道也可以包括所述金属化孔和所述金属壁。

可以理解的，本实施例中，第一导电通道可以为金属化孔和金属壁中的一种，也可以为两者的结合，以提高导电能力。金属壁可以将基板100的外边缘全部包住，也可以只包裹住基板100的外边缘的一部分。金属化孔的数量可以根据实际需要进行设置。

参见图4，一个实施例中，基板100由上至下可以包括第一介质层110、第二介质层120和第三介质层130。

所述焊盘区200设置在所述第一介质层110的上侧面；

各个所述磁环200均设置在所述第二介质层120中；

每个所述电感包括多个第二导电通道和多根电感微带线；

每个所述电感的一部分电感微带线设置在所述第二介质层120的上侧面，另一部分电感微带线设置在所述第二介质层130的下侧面；

每个所述电感的每根所述电感微带线的两端分别与两个所述第二导电通道连接；所述两个第二导电通道中的一个第二导电通道位于所述磁环内，另一个第二导电通道位于所述磁环外；每个所述电感的所有所述电感微带线通过对应的所述第二导电通道依次电连接，绕设在对应的磁环200上；

所述输入端口为设置在所述第三介质层130下侧面上的输入焊盘，所述输出端口为设置在所述第三介质层130下侧面上的输出焊盘；所述第三介质层130的下侧面除去所述输入焊盘和所述输出焊盘之外的区域接地，所述输入焊盘和所述输出焊盘与第三介质层130下侧面的除去所述输入焊盘和所述输出焊盘之外的区域不连通，所述输入焊盘和所述输出焊盘不接地。

另外，所述输入端口也可以为设置在所述第一介质层110上侧面上的输入焊盘，所述输出端口为设置在所述第一介质层110上侧面上的输出焊盘；所述第三介质层130接地。

其中，第二导电通道可以为金属化孔，或其它能够实现导电的通道，对此不予限制。本实施例中，只在第一介质层110的形成上侧面焊盘层200，电感的电感微带线设置在第二介质层120的两侧，第三介质层130的下侧面接地，第一介质层110的下侧面和第三介质层130的上侧面不予设置。

需要说明的是，第二导电通道具体可以为图3中仅设置在基板200中的导电通道，也可以为图3中部分设置在基板200中、部分位于基板200之外的导电通道。

另外，第一介质层110、第二介质层120和第三介质层130中的任一介质层可以为单层介质材料形成的介质层，也可以为由多层介质材料层叠加形成的介质层，对此不予限制。例如，第二介质层120可以为由一层A介质材料层形成的介质层，也可以为由两层以上的A介质材料层叠加形成的介质层，或由至少一层A介质材料层和至少一层B介质材料层相互叠加形成的介质层。

作为一种可实施方式，所述基板100为陶瓷材质(例如，为LTCC低温共烧陶瓷材质基板)或PCB板(印制电路板)；通过陶瓷基板工艺或PCB加工工艺将各个电感集成设置在所述基板100中。

上述嵌入式、电磁异构集成无源网络，基板100中集成设置有多个磁环和绕设在磁环上的电感，而且基板100上设置有具有预设图案的焊盘层200，焊盘层200一侧与各个电感分别连接，另一侧用于设置多个阻容元件，输入端口、输出端口和各个电感通过设置在焊盘层200上的各个阻容元件形成通路；由于电感是绕设在磁环上并集成设置在基板中的，因此采用该无源网络能够有效减小滤波器、功分器、扼流器、耦合网络等半导体结构的体积，例如滤波器可以达到传统滤波器体积的八分之一；而且电感是立体的，Q值比较高，例如滤波器可以为芯片式滤波器Q值的五以上；而且相对于传统半导体器件的生产效率较高，一致性好且可靠性更高。

本实用新型实施例还提供一种半导体器件，该半导体器件包括上述任一种嵌入式、电磁异构集成无源网络，且具有上述嵌入式、电磁异构集成无源网络所具有的有益效果。其中，本申请中的嵌入式、电磁异构集成无源网络可以应用于滤波器、功分器、扼流器、耦合网络等场合，作为滤波器、功分器、扼流器、耦合网络等结构的一部分。

本实用新型实施例还提供一种电子系统，该电子系统包括上述任一种半导体器件，且具有上述半导体器件所具有的有益效果。其中，该电子系统可以为雷达相控阵的收发通道组件及模块，也可以为频率源等电子系统，也可以为集成微系统，对此不予限制。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种嵌入式、电磁异构集成无源网络，其特征在于，包括：

基板；

集成设置在所述基板中的多个磁环；

集成设置在所述基板中的多个电感，每个磁环对应一个电感，每个电感绕设在对应的磁环上；其中，各个电感之间存在电磁互耦且物理上相互隔离；

设置在所述基板上侧面的具有预设图案的焊盘层，所述焊盘层包括：呈所述预设图案的第一区域，用于设置阻容元件；围设在所述第一区域之外的第二区域，用于设置屏蔽结构；其中，与所述第二区域对应的基板上设有用于接地的第一导电通道；

分别设置在所述基板上的输入端口和输出端口；

其中，所述输入端口、所述输出端口和各个电感通过设置在所述焊盘层上的各个阻容元件形成通路。

2.根据权利要求1所述的嵌入式、电磁异构集成无源网络，其特征在于，所述电感包括输入匹配电感、输出匹配电感和一个以上的多级谐振电感；

所述输入匹配电感具有两个引出端，第一引出端连接所述输入端口，第二引出端用于与设置在所述焊盘层上与所述输入匹配电感位置对应区域中的阻容元件连接；

所述输出匹配电感具有两个引出端，第一引出端连接所述输出端口，第二引出端用于与设置在所述焊盘层上与所述输出匹配电感位置对应区域中的阻容元件连接；

所述多级谐振电感具有两个引出端，第一引出端用于与设置在所述焊盘层上与所述多级谐振电感位置对应区域中的阻容元件连接，第二引出端接地；或两个引出端均用于与设置在所述焊盘层上与所述多级谐振电感位置对应区域中的阻容元件连接。

3.根据权利要求2所述的嵌入式、电磁异构集成无源网络，其特征在于，所述输入端口为设置在所述基板表面上的输入焊盘，所述输出端口为设置在所述基板表面上的输出焊盘；

所述输入焊盘与所述输入匹配电感的第一引出端连接，所述输出焊盘与所述输出匹配电感的第一引出端连接。

4.根据权利要求1所述的嵌入式、电磁异构集成无源网络，其特征在于，所述电感包括三个以上的多级谐振电感；

每个所述多级谐振电感具有两个引出端，第一引出端用于与设置在所述焊盘层上与所述多级谐振电感位置对应区域中的阻容元件连接，第二引出端接地；

所述输入端口和所述输出端口分别与所述焊盘层电连接。

5.根据权利要求1所述的嵌入式、电磁异构集成无源网络，其特征在于，所述第一导电通道为贯穿所述基板的金属化孔；或

所述第一导电通道为包设在所述基板边缘上的金属壁，所述金属壁上边缘位于所述基板上侧，所述金属壁下边缘位于所述基板下侧；或

所述第一导电通道包括所述金属化孔和所述金属壁。

6.根据权利要求2或4所述的嵌入式、电磁异构集成无源网络，其特征在于，所述基板由上至下包括第一介质层、第二介质层和第三介质层；

所述焊盘区设置在所述第一介质层的上侧面；

各个所述磁环均设置在所述第二介质层中；

每个所述电感包括多个第二导电通道和多根电感微带线；

每个所述电感的一部分电感微带线设置在所述第二介质层的上侧面，另一部分电感微带线设置在所述第二介质层的下侧面；

每个所述电感的每根所述电感微带线的两端分别与两个第二导电通道连接；所述两个第二导电通道中的一个第二导电通道位于所述磁环内，另一个第二导电通道位于所述磁环外；每个所述电感的所有所述电感微带线通过对应的所述第二导电通道依次电连接，绕设在对应的磁环上；

所述输入端口为设置在所述第三介质层下侧面上的输入焊盘，所述输出端口为设置在所述第三介质层下侧面上的输出焊盘；所述第三介质层的下侧面除去所述输入焊盘和所述输出焊盘之外的区域接地；或

所述输入端口为设置在所述第一介质层上侧面上的输入焊盘，所述输出端口为设置在所述第一介质层上侧面上的输出焊盘；所述第三介质层接地。

7.根据权利要求6所述的嵌入式、电磁异构集成无源网络，其特征在于，所述第二导电通道为金属化孔。

8.根据权利要求6所述的嵌入式、电磁异构集成无源网络，其特征在于，所述基板为陶瓷材质基板或PCB板；

其中，通过陶瓷基板工艺或PCB加工工艺将各个电感集成设置在所述基板中。

9.一种半导体器件，其特征在于，包括权利要求1至8任一项所述的嵌入式、电磁异构集成无源网络。

10.一种电子系统，其特征在于，包括权利要求9所述的半导体器件。

Images