CN210401575U - 一种芯片的老化测试装置 - Google Patents

Abstract

本实用新型涉及电子技术领域，提供了一种芯片的老化测试装置，该芯片的老化测试装置包括第一电源模块、第二电源模块、信号激励模块及测试板；第一电源模块包括第一预设数目个第一电源单元，测试板上设置有晶振模块、第一预设数目个第一指示模块及第一预设数目个用于放置待测芯片的测试夹具，每个第一电源单元为与其连接的测试夹具中的待测芯片进行供电，每个第一指示模块基于与其连接的测试夹具的测试端输出的测试信号，输出用于标识待测芯片工作状态的工作状态指示信号。上述芯片的老化测试装置为每个待测芯片分别配置了独立的电源，即每个待测芯片由与其连接的第一电源单元独立供电，从而能够使得多个待测芯片之间的老化测试过程互不影响。

Description

一种芯片的老化测试装置

技术领域

本实用新型属于电子技术领域，尤其涉及一种芯片的老化测试装置。

背景技术

为了确保芯片的可靠性，在芯片被制造出来之后，往往需要对其进行老化测试，老化测试是为了检测芯片在高温下的使用寿命。现有的芯片老化测试装置是通过同一电源对多个待测芯片进行供电，这样，当其中一颗待测芯片异常时会影响电源对其他待测芯片的正常供电，进而导致其他芯片无法正常测试。

实用新型内容

有鉴于此，本实用新型实施例提供了一种芯片的老化测试装置，旨在解决现有的芯片老化测试装置由于采用同一电源对多个待测芯片进行供电，进而导致其中一颗待测芯片异常时其他待测芯片无法正常测试的问题。

本实用新型实施例的提供了一种芯片的老化测试装置，包括：第一电源模块、第二电源模块、信号激励模块及测试板；所述第一电源模块包括第一预设数目个第一电源单元，所述测试板上设置有晶振模块、第一预设数目个第一指示模块及第一预设数目个用于放置待测芯片的测试夹具；

每个所述第一电源单元的输出端分别与一个所述测试夹具的电源输入端连接，每个所述测试夹具的测试端分别与一个所述第一指示模块的输入端连接，每个所述测试夹具的时钟输入端分别与所述晶振模块的一个输出端连接，所述晶振模块的电源端与所述第二电源模块的第一输出端连接，所述晶振模块的输入端与所述信号激励模块的输出端连接，所述信号激励模块的电源端与所述第二电源模块的第二输出端连接；

每个所述第一电源单元为与其连接的所述测试夹具中的待测芯片进行供电，所述第二电源模块为所述信号激励模块及所述晶振模块供电，所述信号激励模块为所述晶振模块提供时钟激励信号，所述晶振模块为每个所述测试夹具中的待测芯片提供时钟信号，每个所述第一指示模块基于与其连接的所述测试夹具的测试端输出的测试信号，输出用于标识所述待测芯片工作状态的工作状态指示信号；所述工作状态指示信号用于确定所述待测芯片的正常工作时长。

进一步的，所述晶振模块包括第二预设数目个晶振单元；其中，所述第一预设数目为所述第二预设数目的整数倍；

所有所述晶振单元的输出端构成所述晶振模块的输出端，所有所述晶振单元的输入端构成所述晶振模块的输入端，所有所述晶振单元的电源端构成所述晶振模块的电源端。

进一步的，所述第一电源单元包括：电池、低压差线性稳压器、第一电容、第二电容、第一发光二极管及第一电阻；

所述低压差线性稳压器的输入脚与所述第一电容的第一端共接于所述电池的正极，所述电池的负极接地，所述低压差线性稳压器的接地脚与所述第一电容的第二端共接于地，所述低压差线性稳压器的输出脚、所述第二电容的第一端及所述第一发光二极管的阳极共接于所述第一电阻的第一端，所述第二电容的第二端与所述第一发光二极管的阴极共接于地，所述第一电阻的第二端为所述第一电源单元的输出端。

进一步的，所述第一指示模块包括：第二发光二极管；

所述第二发光二极管的阴极为所述第一指示模块的输入端，所述第二发光二极管的阳极与所述第一电源单元的输出端连接。

进一步的，所述信号激励模块包括：时钟信号发生器、第三电容及第一时钟缓冲器；

所述时钟信号发生器的输出端与所述第三电容的第一端连接，所述第三电容的第二端与所述第一时钟缓冲器的时钟输入脚连接，所述第一时钟缓冲器的电源脚为所述信号激励模块的电源端，所述第一时钟缓冲器的m个输出脚构成所述信号激励模块的输出端。

进一步的，所述晶振单元包括：第二时钟缓冲器；

所述第二时钟缓冲器的电源脚为所述晶振单元的电源端，所述第二时钟缓冲器的时钟输入脚为所述晶振单元的输入端，所述第二时钟缓冲器的n个时钟输出脚构成所述晶振单元的输出端；其中，n为所述第一预设数目与所述第二预设数目的比值。

进一步的，所述测试板上还设置有第一预设数目个复位开关；

每个所述复位开关的第一端与一个所述测试夹具的复位端连接，所有所述复位开关的第二端均接地。

进一步的，所述第一电源单元与所述测试夹具通过耐高温的线缆连接。

本实用新型实施例提供的芯片的老化测试装置，包括第一电源模块、第二电源模块、信号激励模块及测试板；第一电源模块包括第一预设数目个第一电源单元，测试板上设置有晶振模块、第一预设数目个第一指示模块及第一预设数目个用于放置待测芯片的测试夹具，每个第一电源单元为与其连接的测试夹具中的待测芯片进行供电，每个第一指示模块基于与其连接的测试夹具的测试端输出的测试信号，输出用于标识待测芯片工作状态的工作状态指示信号。上述芯片的老化测试装置为每个待测芯片分别配置了独立的电源，即每个待测芯片由与其连接的第一电源单元独立供电，从而使得多个待测芯片之间的老化测试过程互不影响，有效解决了现有的芯片老化测试装置存在的其中一颗待测芯片异常时其他待测芯片无法正常测试的问题。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型一实施例提供的一种芯片的老化测试装置的结构示意图；

图2为本实用新型另一实施例提供的一种芯片的老化测试装置的结构示意图；

图3为本实用新型实施例提供的一种芯片的老化测试装置中的第一电源单元的电路原理示意图；

图4为本实用新型实施例提供的一种芯片的老化测试装置中的信号激励模块的电路原理示意图；

图5为本实用新型实施例提供的一种芯片的老化测试装置中的晶振单元的电路原理示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

需要说明的是，本实用新型的说明书和权利要求书中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列单元的系统、产品或设备没有限定于已列出的单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些产品或设备固有的其它单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

本实用新型实施例提供了一种芯片的老化测试装置，包括第一电源模块、第二电源模块、信号激励模块及测试板；第一电源模块包括第一预设数目个第一电源单元，测试板上设置有晶振模块、第一预设数目个第一指示模块及第一预设数目个用于放置待测芯片的测试夹具，每个第一电源单元为与其连接的测试夹具中的待测芯片进行供电，每个第一指示模块基于与其连接的测试夹具的测试端输出的测试信号，输出用于标识待测芯片工作状态的工作状态指示信号。上述芯片的老化测试装置为每个待测芯片分别配置了独立的电源，即每个待测芯片由与其连接的第一电源单元独立供电，从而使得多个待测芯片之间的老化测试过程互不影响，有效解决了现有的芯片老化测试装置存在的其中一颗待测芯片异常时其他待测芯片无法正常测试的问题。

为了具体说明上述芯片的老化测试装置，以下结合具体实施例进行详细说明：

图1为本实用新型实施例提供的一种芯片的老化测试装置的结构示意图，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

请参阅图1，本实用新型实施例提供的一种芯片的老化测试装置100，包括：第一电源模块1、第二电源模块2、信号激励模块3及测试板4；第一电源模块 1包括第一预设数目个第一电源单元11，测试板4上设置有晶振模块42、第一预设数目个第一指示模块43及第一预设数目个用于放置待测芯片的测试夹具 44。

每个第一电源单元11的输出端分别与一个测试夹具44的电源输入端连接，每个测试夹具44的测试端分别与一个第一指示模块43的输入端连接，每个测试夹具44的时钟输入端分别与晶振模块42的一个输出端连接，晶振模块42 的电源端与第二电源模块2的第一输出端连接，晶振模块42的输入端与信号激励模块3的输出端连接，信号激励模块3的电源端与第二电源模块2的第二输出端连接。

在对待测芯片进行老化测试时，第一电源模块1、第二电源模块2及信号激励模块3用于被放置在恒温箱外，测试板4用于被放置在恒温箱内，测试板 4上的每个测试夹具中均放置一个待测芯片，且待测芯片的电源脚与测试夹具 44的电源输入端电接触，待测芯片的测试脚与测试夹具44的测试端电接触，待测芯片的时钟脚与测试夹具44的时钟输入端电接触。

每个第一电源单元11为与其连接的测试夹具44中的待测芯片进行供电，第二电源模块2为信号激励模块3及晶振模块42供电，信号激励模块3为晶振模块42提供时钟激励信号，晶振模块42为每个测试夹具44中的待测芯片提供时钟信号，每个第一指示模块43基于与其连接的测试夹具44的测试端输出的测试信号，输出用于标识待测芯片工作状态的工作状态指示信号；工作状态指示信号用于确定待测芯片的正常工作时长。

具体的，本实用新型实施例中，待测芯片上电后，若待测芯片正常工作，则待测芯片的测试脚会输出第一电平信号；若待测芯片异常，则待测芯片的测试脚会输出第二电平信号。当待测芯片的测试脚输出第一电平信号时，第一指示模块43基于该第一电平信号输出第一工作状态指示信号，该第一工作状态指示信号用于指示待测芯片的工作状态是正常的；当待测芯片的测试脚输出第二电平信号时，第一指示模块43基于该第二电平信号输出第二工作状态指示信号，该第二工作状态指示信号用于指示待测芯片异常。基于此，测试人员可以通过第一指示模块43输出的第一工作状态指示信号的时长来确定待测芯片的正常工作时长，待测芯片的正常工作时长即为待测芯片在恒温箱所设定的温度下的使用寿命。

需要说明的是，在实际应用中，第一预设数目可以根据实际需求设置；恒温箱的温度可根据实际需求进行设定；待测芯片可以是方形扁平无引脚封装 (Quad Flat No-leadPackage，QFN)类型的芯片，此处不做限制。

作为本实用新型一实施例，如图2所示，晶振模块42可以包括第二预设数目个晶振单元421；其中，第一预设数目为第二预设数目的整数倍。

所有晶振单元421的输出端构成晶振模块42的输出端，所有晶振单元421 的输入端构成晶振模块42的输入端，所有晶振单元421的电源端构成晶振模块 42的电源端。

本实施例中，当第一预设数目与第二预设数目相等时，即晶振模块42包括第一预设数目个晶振单元421，此时，每一晶振单元421包括至少一个输出端，每一晶振单元421的输出端分别与一个测试夹具44的时钟输入端连接；当第一预设数目为第二预设数目的a倍时，即晶振模块42包括第一预设数目的1/a倍个晶振单元421，此时，每一晶振单元421包括至少a个输出端，每一晶振单元421的a个输出端分别与一个测试夹具44的时钟输入端连接。其中，a为大于1的正整数。

作为本实用新型一实施例，如图3所示，第一电源单元11可以包括：电池 B1、低压差线性稳压器U1、第一电容C1、第二电容C2、第一发光二极管D1 及第一电阻R1。

低压差线性稳压器U1的输入脚IN与第一电容C1的第一端共接于电池B1 的正极，电池B1的负极接地，低压差线性稳压器U1的接地脚GND与第一电容C1的第二端共接于地，低压差线性稳压器的输出脚OUT、第二电容C2的第一端及第一发光二极管D1的阳极共接于第一电阻R1的第一端，第二电容 C2的第二端与第一发光二极管D1的阴极共接于地，第一电阻R1的第二端为第一电源单元11的输出端。

本实施例中，当电池B1及低压差线性稳压器U1均正常工作时，第一发光二极管D1处于点亮状态；当电池B1或低压差线性稳压器U1中的任一一个出现异常时，第一发光二极管D1处于熄灭状态，基于此，测试人员可以根据第一发光二极管D1的亮灭状态来判断第一电池单元11的工作状态。

作为本实用新型一实施例，第一指示模块43包括：第二发光二极管(图中未示出)。第二发光二极管的阴极为第一指示模块43的输入端，第二发光二极管的阳极与第一电源单元11的输出端连接。

本实施例中，当待测芯片正常工作时，待测芯片的测试脚持续输出低电平信号，此时，第二发光二极管处于点亮状态；当待测芯片出现异常时，待测芯片的测试脚输出高电平信号，此时，第二发光二极管处于熄灭状态，基于此，测试人员可以根据第二发光二极管的亮灭状态来判断待测芯片的工作状态，进而根据第二发光二极管处于点亮状态的时长来确定待测芯片的在恒温箱所设定的温度下的使用寿命，已完成对待测芯片的老化测试。

作为本实用新型一实施例，如图4所示，信号激励模块3可以包括：时钟信号发生器U3、第三电容C3及第一时钟缓冲器U2。

时钟信号发生器U3的输出端与第三电容C3的第一端连接，第三电容C3 的第二端与第一时钟缓冲器U2的时钟输入脚CLK_IN连接，第一时钟缓冲器 U2的电源脚VCC为信号激励模块3的电源端，第一时钟缓冲器U2的m个输出脚CLK1～CLKm构成信号激励模块3的输出端。本实施例中，m为大于或等于第二预设数目的正整数。

作为本实用新型一实施例，如图5所示，晶振单元421可以包括：第二时钟缓冲器U4。

第二时钟缓冲器的U4电源脚VCC为晶振单元421的电源端，第二时钟缓冲器U4的时钟输入脚CLK_IN为晶振单元421的输入端，第二时钟缓冲器的a 个时钟输出脚CLK1～CLKa构成晶振单元421的输出端。本实施例中，a为第一预设数目与第二预设数目的比值。

作为本实用新型一实施例，测试板4上还设置有第一预设数目个复位开关；

每个复位开关的第一端与一个测试夹具44的复位端连接，所有复位开关的第二端均接地，如此，测试人员可以通过复位开关对待测芯片进行一键复位。

作为本实用新型一实施例，第一电源单元11与测试夹具44通过耐高温的线缆连接，信号激励模块3与晶振模块42也通过耐高温的线缆连接，第二电源模块2与晶振模块42也通过耐高温的线缆连接。

本实施例提供的芯片的老化测试装置包括第一电源模块、第二电源模块、信号激励模块及测试板；第一电源模块包括第一预设数目个第一电源单元，测试板上设置有晶振模块、第一预设数目个第一指示模块及第一预设数目个用于放置待测芯片的测试夹具，每个第一电源单元为与其连接的测试夹具中的待测芯片进行供电，每个第一指示模块基于与其连接的测试夹具的测试端输出的测试信号，输出用于标识待测芯片工作状态的工作状态指示信号。上述芯片的老化测试装置为每个待测芯片分别配置了独立的电源，即每个待测芯片由与其连接的第一电源单元独立供电，从而使得多个待测芯片之间的老化测试过程互不影响，有效解决了现有的芯片老化测试装置存在的其中一颗待测芯片异常时其他待测芯片无法正常测试的问题。

以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种芯片的老化测试装置，其特征在于，包括：第一电源模块、第二电源模块、信号激励模块及测试板；所述第一电源模块包括第一预设数目个第一电源单元，所述测试板上设置有晶振模块、第一预设数目个第一指示模块及第一预设数目个用于放置待测芯片的测试夹具；

每个所述第一电源单元的输出端分别与一个所述测试夹具的电源输入端连接，每个所述测试夹具的测试端分别与一个所述第一指示模块的输入端连接，每个所述测试夹具的时钟输入端分别与所述晶振模块的一个输出端连接，所述晶振模块的电源端与所述第二电源模块的第一输出端连接，所述晶振模块的输入端与所述信号激励模块的输出端连接，所述信号激励模块的电源端与所述第二电源模块的第二输出端连接；

每个所述第一电源单元为与其连接的所述测试夹具中的待测芯片进行供电，所述第二电源模块为所述信号激励模块及所述晶振模块供电，所述信号激励模块为所述晶振模块提供时钟激励信号，所述晶振模块为每个所述测试夹具中的待测芯片提供时钟信号，每个所述第一指示模块基于与其连接的所述测试夹具的测试端输出的测试信号，输出用于标识所述待测芯片工作状态的工作状态指示信号；所述工作状态指示信号用于确定所述待测芯片的正常工作时长。

2.根据权利要求1所述的芯片的老化测试装置，其特征在于，所述晶振模块包括第二预设数目个晶振单元；其中，所述第一预设数目为所述第二预设数目的整数倍；

所有所述晶振单元的输出端构成所述晶振模块的输出端，所有所述晶振单元的输入端构成所述晶振模块的输入端，所有所述晶振单元的电源端构成所述晶振模块的电源端。

3.根据权利要求1或2所述的芯片的老化测试装置，其特征在于，所述第一电源单元包括：电池、低压差线性稳压器、第一电容、第二电容、第一发光二极管及第一电阻；

所述低压差线性稳压器的输入脚与所述第一电容的第一端共接于所述电池的正极，所述电池的负极接地，所述低压差线性稳压器的接地脚与所述第一电容的第二端共接于地，所述低压差线性稳压器的输出脚、所述第二电容的第一端及所述第一发光二极管的阳极共接于所述第一电阻的第一端，所述第二电容的第二端与所述第一发光二极管的阴极共接于地，所述第一电阻的第二端为所述第一电源单元的输出端。

4.根据权利要求1或2所述的芯片的老化测试装置，其特征在于，所述第一指示模块包括：第二发光二极管；

所述第二发光二极管的阴极为所述第一指示模块的输入端，所述第二发光二极管的阳极与所述第一电源单元的输出端连接。

5.根据权利要求1或2所述的芯片的老化测试装置，其特征在于，所述信号激励模块包括：时钟信号发生器、第三电容及第一时钟缓冲器；

所述时钟信号发生器的输出端与所述第三电容的第一端连接，所述第三电容的第二端与所述第一时钟缓冲器的时钟输入脚连接，所述第一时钟缓冲器的电源脚为所述信号激励模块的电源端，所述第一时钟缓冲器的m个输出脚构成所述信号激励模块的输出端。

6.根据权利要求2所述的芯片的老化测试装置，其特征在于，所述晶振单元包括：第二时钟缓冲器；

所述第二时钟缓冲器的电源脚为所述晶振单元的电源端，所述第二时钟缓冲器的时钟输入脚为所述晶振单元的输入端，所述第二时钟缓冲器的n个时钟输出脚构成所述晶振单元的输出端；其中，n为所述第一预设数目与所述第二预设数目的比值。

7.根据权利要求1或2所述的芯片的老化测试装置，其特征在于，所述测试板上还设置有第一预设数目个复位开关；

每个所述复位开关的第一端与一个所述测试夹具的复位端连接，所有所述复位开关的第二端均接地。

8.根据权利要求1或2所述的芯片的老化测试装置，其特征在于，所述第一电源单元与所述测试夹具通过耐高温的线缆连接。

Images