CN210401519U - 一种相位检测电路 - Google Patents

Abstract

本实用新型公开了一种相位检测电路，包括：第一或非门，第一输入端通过电阻接地并通过电容与电源电压连接，输出端与第一D触发器和第二D触发器的复位端连接；第一D触发器，数据输入端接电源电压，时钟控制端输入第一脉冲数字电压信号，反相输出端与第二或非门的第一输入端连接，同相输出端与第一与门的第一输入端连接；第二D触发器，数据输入端接电源电压，时钟控制端输入第二脉冲数字电压信号，反相输出端与第二或非门的第二输入端和第一与门的第二输入端连接；第二或非门的输出端与第一或非门的输入端连接；第一与门，输出端输出第一脉冲数字电压信号与第二脉冲数字电压信号之间的相位差脉冲信号。该电路能提高相位检测的准确性和可靠性。

Description

一种相位检测电路

技术领域

本实用新型涉及相位检测技术领域，尤其涉及一种相位检测电路。

背景技术

相位检测技术是电子测量、信号检测与处理技术的关键技术之一，被广泛应用于仪器仪表、电力系统、石油勘测、相控聚焦系统等领域的信号检测中。

传统的相位检测电路主要由双稳态触发器构成，其利用过零触发实现相位检测，由于双稳态触发器初始状态的输入信号相对于基准信号的相位通常不准确，这就使得其输出结果往往比较模糊，导致现有的相位检测电路的输出的相位检测结果不准确，因此，现有的相位检测电路存在相位检测精度低的问题。

实用新型内容

针对上述问题，本实用新型的一种相位检测电路，能够有效提高相位检测的准确性以及相位检测结果的精度。

为解决上述技术问题，本实用新型的一种相位检测电路，包括：第一或非门、第一D触发器、第二D触发器、第一与门和第二或非门；其中，

所述第一或非门的第一输入端分别与电阻的一端和电容的一端连接，所述电阻的另一端接地，所述电容的另一端接电源电压，所述第二或非门的输出端与所述第一或非门的第二输入端连接，所述第一或非门的输出端分别与所述第一D触发器和所述第二D触发器的复位端连接；

所述第一D触发器的数据输入端接所述电源电压，时钟控制端用于输入第一脉冲数字电压信号，反相输出端与所述第二或非门的第一输入端连接，同相输出端与所述第一与门的第一输入端连接；

所述第二D触发器的数据输入端接所述电源电压，时钟控制端用于输入第二脉冲数字电压信号，反相输出端分别与所述第二或非门的第二输入端和所述第一与门的第二输入端连接；

所述第一与门的输出端与第一输出端相连以输出所述第一脉冲数字电压信号与所述第二脉冲数字电压信号之间的相位差脉冲信号。

作为上述方案的改进，所述相位检测电路，还包括：第二与门；其中，

所述第二与门的第一输入端连接至所述第一D触发器的反相输出端，第二输入端连接至所述第二D触发器的同相输出端，所述第二与门的输出端与第二输出端相连用于输出所述第二脉冲数字电压信号与所述第一脉冲数字电压信号之间的相位差脉冲信号。

作为上述方案的改进，所述相位检测电路，还包括：分别与所述第一输出端和所述第二输出端相连接的显示器；所述显示器用于显示所述第一输出端和所述第二输出端输出的相位差脉冲信号。

作为上述方案的改进，所述第一D触发器和所述第二D触发器的触发方式均为上升沿触发。

作为上述方案的改进，所述电容和所述电阻构成的时间常数τ满足以下条件：

其中，τ＝R₁₁C₁，R₁₁表示所述电阻的电阻值，C₁表示所述电容的电容值，T₁表示所述第一D触发器和所述第二D触发器的标准复位时间，T₂表示所述第一脉冲数字电压信号或所述第一脉冲数字电压信号的时间周期。

实施本实用新型的相位检测电路，具有如下有益效果：由于该相位检测电路可通过电阻、电容和电源电压构成的复位电路能够准确控制第一D触发器和第二D触发器的初始状态，避免因第一D触发器和第二D触发器的初始状态无法确定而导致检测结果不准确，同时可提高相位检测电路的抗干扰能力；此外，该相位检测电路可实现任意两个脉冲数字信号间的相位检测，通过输出相位差脉冲信号来表示任意两个脉冲数字信号间的相位差，能够准确输出相位检测结果，提高相位检测精度；再者，该相位检测电路采用简单的逻辑门器件制成，使其还具有电路结构简单、响应快、线性好、成本低、功耗低以及对系统非线性影响小的优点。

附图说明

图1是本实用新型实施例1的一种相位检测电路的结构示意图。

图2是本实用新型实施例1中相位检测电路的工作波形示意图。

图3是本实用新型实施例2的一种相位检测电路的结构示意图。

图4是本实用新型实施例2中相位检测电路的一种工作波形示意图。

图5是本实用新型实施例2中相位检测电路的另一种工作波形示意图。

图6是本实用新型实施例3的一种相位检测电路的结构示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于此描述的其他方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。

下面结合具体实施例和附图对本实用新型的技术方案进行清楚、完整的描述。

实施例1

如图1所示，是本实用新型实施例1的一种相位检测电路的结构示意图。

该相位检测电路，包括：第一或非门11、第一D触发器21、第二D触发器22、第一与门31和第二或非门12；其中，所述第一或非门11的第一输入端 Y分别与电阻R的一端和电容C的一端连接，所述电阻R的另一端接地，所述电容C的另一端接电源电压V_cc，第二或非门12的输出端W与第一或非门11 的第二输入端X连接，第一或非门11的输出端Z分别与第一D触发器21的复位端R₁和第二D触发器22的复位端R₂连接；第一D触发器21的数据输入端 D₁与电源电压V_cc连接，时钟控制端CP₁用于输入第一脉冲数字电压信号V_i1，反相输出端

与第二或非门12的第一输入端U连接，同相输出端Q₁与第一与门31的第一输入端A连接；第二D触发器22的数据输入端D₂与电源电压V_cc连接，时钟控制端CP₂用于输入第二脉冲数字电压信号V_i2，反相输出端

分别与第二或非门12的第二输入端V和第一与门31的第二输入端B连接；第二与门31的输出端L与相位检测电路第一输出端OUT₁相连输出第一脉冲数字电压信号V_i1与第二脉冲数字电压信号V_i2之间的相位差脉冲信号。

接下来，结合附图1和附图2对该相位检测电路的工作过程进行详细说明。

在本实用新型的相位检测电路中，连接到第一或非门11第一输入端Y的电阻R、电容C和电源电压V_cc构成开机复位电路，开机时，由于电容C两端的电压不能突变，电源电压V_cc经电容C输入使第一或非门11的第一输入端Y为高电平“1”，此时，无论第一或非门11的第二输入端X输入的是高电平或低电平，第一或非门11的输出端Z输出低电平，则第一D触发器21的复位端R₁和第二 D触发器22的复位端R₂输入低电平，第一D触发器21和第二D触发器22复位，第一D触发器21的同相输出端Q₁和第二D触发器22的同相输出端Q₂均输出低电平、第一D触发器21的反相输出端

和第二D触发器22的反相输出端

均输出高电平，即Q₁＝Q₂＝0，

进而第一与门31的输出端L 输出低电平，即

复位后，由于电容C中已充满电，电容 C两端的电压近似为电源电压V_cc，此时加到第一或非门11的第一输入端Y的电压一直保持低电平，该相位检测电路中各个逻辑器件的状态不变，处于等待状态，即

Y＝0，

相位检测电路等待被测的第一脉冲数字电压信号V_i1和第二脉冲数字电压信号V_i2的到来。

当第一脉冲数字电压信号V_i1相位超前第二脉冲数字电压信号V_i2时，在第一脉冲数字电压信号V_i1上升沿到来时，第一D触发器21被置位，第一D触发器21的同相输出端Q₁输出高电平，第一D触发器21的反相输出端

输出低电平，即Q₁＝1，

第二D触发器22的状态不变，即Q₂＝0，

第一与门31的同相输出端Q₂输出高电平，即

此时，

Y＝0，R₁＝R₂＝1；由于第一D触发器21和第二D触发器22是上升沿触发器，即没有新的上升沿触发信号到来时，图1所述相位检测电路各电路的工作状态不变，即

在第二脉冲数字电压信号V_i2上升沿到来时，第二D触发器22被置位，第二D触发器22的同相输出端Q₂输出高电平，第二D触发器22的反相输出端

输出低电平，即Q₂＝1，

第一D触发器21的输出状态不变，即Q₁＝1，

此时，第一与门31的输出端L输出低电平，即

此时，

Y＝0，R₁＝R₂＝1；由于第一D触发器21和第二D触发器22是上升沿触发器，即没有新的上升沿触发信号到来时，该相位检测电路各电路的工作状态不变，即，

直到第一脉冲数字电压信号 V_i1下一个上升沿到来，如此循环往复，则第一与门31的输出端L输出的高电平脉宽τ₁用于表示第一脉冲数字电压信号V_i1与第二脉冲数字电压信号V_i2之间的相位差。

当第一脉冲数字电压信号V_i1相位滞后第二脉冲数字电压信号V_i2时，由于开机复位后该相位检测电路OUT₁＝0，在第二脉冲数字电压信号V_i2上升沿到来时，第二D触发器22被置位，第二D触发器22的反相输出端

输出低电平，即

而

即无论第一D触发器21处于什么状态，开机后第一与门31的输出端L输出保持低电平，即OUT₁＝0。

与现有技术相比，由于该相位检测电路可通过电阻R、电容C和电源电压 V_cc构成的复位电路能够准确控制第一D触发器21和第二D触发器22的初始状态，避免因第一D触发器21和第二D触发器22的初始状态无法确定而导致检测结果不准确，同时可提高相位检测电路的抗干扰能力；此外，该相位检测电路可实现任意两个脉冲数字信号间的相位检测，通过输出相位差脉冲信号来表示任意两个脉冲数字信号间的相位差，能够准确输出相位检测结果，提高相位检测精度；再者，该相位检测电路采用简单的逻辑门器件制成，使其还具有电路结构简单、响应快、线性好、成本低、功耗低以及对系统非线性影响小的优点。

实施例2

如图3所示，是本实用新型实施例2的一种相位检测电路的结构示意图。

该相位检测电路除了包括实施例1中的全部组成部件之外，还包括：第二与门32；其中，第二与门32的第一输入端E连接至第一D触发器21的反相输出端

第二输入端F连接至所述第二D触发器22的同相输出端Q₂，所述第二与门32的输出端G连接相位检测电路的第二输出端OUT₂用于输出第二脉冲数字电压信号V_i2与第一脉冲数字电压信号V_i1之间的相位差脉冲信号。

接下来结合附图3～附图5对该相位检测电路进行详细说明。

在该实施例中，第一或非门11、第一D触发器21、第二D触发器22、第一与门31和第二或非门12的工作状态与实施例1中相同，在此不再赘述，这里主要对第二与门32的工作状态进行说明。

如图4所示，当第一脉冲数字电压信号相位V_i1超前第二脉冲数字电压信号 V_i2时，由于开机复位后图3所述相位检测电路OUT₂＝0，在第一脉冲数字电压信号V_i1上升沿到来时，第一D触发器21被置位，第一D触发器21的反相输出端

输出低电平，即

而

即无论第二D触发器 22处于什么状态，开机后第二与门32的输出端G输出保持低电平。

如图5所示，第二脉冲数字电压信号V_i2相位超前第一脉冲数字电压信号 V_i1的情况。复位后，由于电容C中已充满电，电容C两端的电压近似为电源电压V_cc，此时加到第一或非门11的第一输入端Y的电压一直保持低电平，该相位检测电路中各个逻辑器件的状态不变，处于等待状态，即

Y＝0，

OUT₁＝OUT₂＝0相位检测电路等待被测的第二脉冲数字电压信号V_i2和第一脉冲数字电压信号V_i1的到来。

在第二脉冲数字电压信号V_i2上升沿到来时，第二D触发器22被置位，第二D触发器22的同相输出端Q₂输出高电平，第二D触发器22的反相输出端

输出低电平，即Q₂＝1，

第一D触发器21的状态不变，即Q₁＝0，

第二与门32的输出端G输出高电平，即

此时，

Y＝0，R₁＝R₂＝1；由于第一D触发器21和第二D触发器22是上升沿触发器，即没有新的上升沿触发信号到来时，图3所述相位检测电路各电路的工作状态不变，即；

在第一脉冲数字电压信号V_i1上升沿到来时，第一D触发器21被置位，第一D触发器21的同相输出端Q₁输出高电平，第一D触发器的反相输出端

输出低电平，即Q₁＝1，

第二D触发器22的输出状态不变，即Q₂＝1，

此时，第二与门32的输出端G输出低电平，即

此时，

Y＝0，R₁＝R₂＝1；由于第一D触发器21和第二D触发器22是上升沿触发器，即没有新的上升沿触发信号到来时，图3所述相位检测电路各电路的工作状态不变，即，

直到第二脉冲数字电压信号V_i2下一个上升沿到来，如此循环往复，则第二与门32的输出端G输出的高电平脉宽τ₂用于表示第二脉冲数字电压信号V_i2与第一脉冲数字电压信号V_i1之间的相位差。

同图1的情况相同，当第一脉冲数字电压信号V_i1相位滞后第二脉冲数字电压信号V_i2时，开机后第一与门31的输出端L输出保持低电平，既OUT₁＝0。

实施例3

如图6所示，是本实用新型实施例3的一种相位检测电路的结构示意图。

该相位检测电路除了包含实施例2中的全部组成部件之外，还包括：分别与第一与门31的输出端L与相位检测电路第一输出端相连的OUT₁和第二与门 32的输出端G与相位检测电路第二输出端相连的OUT₂连接的显示器；显示器用于显示相位检测电路第一输出端OUT₁和第二输出端OUT₂输出的相位差脉冲信号。

在该实施例中，可通过显示器直观显示第一脉冲数字电压信号V_i1与第二脉冲数字电压信号V_i2之间的相位差脉冲信号，或者显示第二脉冲数字电压信号V_i2与第一脉冲数字电压信号V_i1之间的相位差脉冲信号，便于检测人员观察。

优选地，在本实用新型的相位检测电路中，第一D触发器21和第二D触发器22的触发方式均为上升沿触发。

优选地，为了提高相位检测电路的可靠性，复位电路中，电容C和电阻R 构成的时间常数τ满足以下条件：

其中，τ＝R₁₁C₁，R₁₁表示所述电阻的电阻值，C₁表示所述电容的电容值，T₁表示第一D触发器21和第二D触发器 22的标准复位时间，T₂表示第一脉冲数字电压信号V_i1或第一脉冲数字电压信号 V_i2的时间周期。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型做任何形式上的限制，故凡未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (5)

1.一种相位检测电路，其特征在于，包括：第一或非门、第一D触发器、第二D触发器、第一与门和第二或非门；其中，

所述第一或非门的第一输入端分别与电阻的一端和电容的一端连接，所述电阻的另一端接地，所述电容的另一端接电源电压，所述第二或非门的输出端与所述第一或非门的第二输入端连接，所述第一或非门的输出端分别与所述第一D触发器和所述第二D触发器的复位端连接；

所述第一D触发器的数据输入端接所述电源电压，时钟控制端用于输入第一脉冲数字电压信号，反相输出端与所述第二或非门的第一输入端连接，同相输出端与所述第一与门的第一输入端连接；

所述第二D触发器的数据输入端接所述电源电压，时钟控制端用于输入第二脉冲数字电压信号，反相输出端分别与所述第二或非门的第二输入端和所述第一与门的第二输入端连接；

所述第一与门的输出端与第一输出端相连以输出所述第一脉冲数字电压信号与所述第二脉冲数字电压信号之间的相位差脉冲信号。

2.如权利要求1所述的相位检测电路，其特征在于，还包括：第二与门；其中，

所述第二与门的第一输入端连接至所述第一D触发器的反相输出端，第二输入端连接至所述第二D触发器的同相输出端，所述第二与门的输出端与第二输出端相连用于输出所述第二脉冲数字电压信号与所述第一脉冲数字电压信号之间的相位差脉冲信号。

3.如权利要求2所述相位检测电路，其特征在于，还包括：分别与所述第一输出端和所述第二输出端相连接的显示器；所述显示器用于显示所述第一输出端和所述第二输出端输出的相位差脉冲信号。

4.如权利要求1所述的相位检测电路，其特征在于，所述第一D触发器和所述第二D触发器的触发方式均为上升沿触发。

5.如权利要求1所述的相位检测电路，其特征在于，所述电容和所述电阻构成的时间常数τ满足以下条件：

其中，τ＝R₁₁C₁，R₁₁表示所述电阻的电阻值，C₁表示所述电容的电容值，T₁表示所述第一D触发器和所述第二D触发器的标准复位时间，T₂表示所述第一脉冲数字电压信号或所述第一脉冲数字电压信号的时间周期。

Images